Устройство для выполнения преобразования координат

62299 Сгп+ = агс 8 (У/Х); 3 14 вычитатель 1 О, сдвигатели 1 и 12, . блоки 13 и 14 памяти арктангенсов и логарифмов, тактовый вход 15, вход 16 номера итерации.Введем следующие обозначения, поясняющие работу устройства: А, В ордината и абсцисса вектора, повернутые на угол С; О - переменная алгоритма, используемая для преобразования аргумента экспоненты на л-ом шаге; ЕС -1, + 1 - оператор направления изменения аргумента вектора на л-ом шаге алгоритма; Рб-1 +1) оператор направления изменения модуля вектора на л-ом шаге алгоритма; л - сквозной номер шага от начала вычислений; к - номер выполняемой итерации; и - количество разрядов в дробной части числа, количест: во выполняемых итераций; (и + 3) разрядность устройства, включая два разряда в целой части числа и знаковый.Область определения функций:О ь /атсйд(У/Х) /Ю 41 Устройство реализует следующийалгоритм преобразования декартовыхкоординат в полярные,Начальные условия; Е ЭНАК (А ); (5)Р ЗНАК (Эл) у (6) А+ щА РА 2 -Е В 2 (7) Вн Вл+Р В+Е Ал 2,1 (8) С+,С+Е. агсйд(2 /(1+Р 2 ) (9) 0 П"О,51 п(1+Рл 2 +2 ) (10) где л = 1,2 ,2 п, (11)(л + 1)/2 для нечетных л; (12) 20 25 30 35 40 45 50 55 При Т = О устройство выполняет преобразование декартовых координат Хи У в полярныеМ = (Х 4. У .) и А = агс (У/Х) без искажения модуля вектора, а приУ = О вычисляет функцию МХ е В исходном положении (см. блоксхему устройства) в регистрах находятся следующие данные: в первом регистре 1 ордината вектора У; во втором регистре 2 абсцис" са вектора Х; в третьем регистре 3 число О; в четвертом регистре 4 аргумент экспоненты Т.Таким образом, реализованы выражения (1) - (4)Устройство работает циклически. На л-ом шаге на "тактовый вход 15 устройства подается синхросигнал, на вход номера итерации 16 устройства - номер К выполняемой итерации. При этом двум синхросигналам соответствует одно значение номера выполняемой итерации, т.е. используются двойные шаги итераций в соответствии с выражениями (11) и (12). Под воздействием синхросигналов и номеров итераций в устройстве развивается вычислительный процесс.Под воздействием каждого синхросигнала реализуется один шаг алгоритма в соответствии с выражениями (5) (10).Режимы работы сложение или вычитание третьего 7, четвертого 8, пятого 9 сумматоров-вычитателей задает сигнал с выхода знакового разряда первого регистра 1 выражение (5). Режимы работы (сложение или вычитание) первого 5 и второго 6 сумматоров-вычитателей задают сигнал с выхода знакового разряда четвертоф го регистра 4. Этот же сигнал управляет выбором соответствующей константы в блоках 13 и 14 памяти - выражение (6).В соответствии с номером выполняе" мой итерации в первом 11 и втором 12 сдвигателях выполняется сдвиг пре дыдущих значений соответственно ординаты А и абсциссы В вектора на К разрядов вправо, т.е. на выходах30 5 14622 первого 11 и второго 12 сдвигателей формируются величины соответственно А 2 и В 2 , Предыдущее значение ординаты вектора А, ее приращек к л 1 5 ния А2 и В 2 поступают соответственно из первого регистра 1, первого 11 и второго 12 сдвигателей в цепь, состоящую из первого 5 и четвертого 8 сумматоров-вычитателей, 10 в резульате в четвертом сумматоревычитателе 8 формируется новое зна-. чение ординаты вектора А+ которое фиксируется в первом регистре 1 выражение (7), Предыдущее значение 15 абсциссы вектора В, ее приращения-К , -КВ 2 и А 2 поступают соответственно из второго регистра 2, второго 12 и первого 11 сдвигателей в цепь, состоящую из второго 6 и пятого 9 20 сумматоров-вычитателей, в результате в пятом сумматоре-вычитателе 9 фор-. мируется новое значение абсциссы вектора Вд+ которое Фиксируется во втором регистре 2 - выражение (8). 25Предыдущее значение аргумента вектора С и арктангенсная константа агср (2 "/ (1 + Р 2 ) поступают соответственно из третьего регистра 3 и блока 13 памяти арктангенсов в третий сумматор-вычитатель 7, где формируется новое значение аргумента вектора С+ которое фиксируется в ,третьем регистре 3 - выражение (9).Предыдущее значение преобразован 35 ного аргумента Лэкспоненты и логарифмическая константа 0,5 1 п (1 + + Р 2 + 2 ") поступают соответственно из четвертого регистра 4 и блока 14 памяти логарифмов в вычитатель 1 О, где Формируется новое значение преобразованного аргумента 0 , экспоненты, которое Фиксируется в четвертом регистре 4 ,- выражение (1 О).Все итерационные шаги выполняются в устройстве аналогично рассмотренномуПосле выполнения и итераций с двойными шагами в регистрах зафиксированы следующие результатыф в первом регистре 1 А+, О; во втором регистре 2 В , = е" (Х+У) 1/2; в третьем регистре 3 С+, агсц(У/Х); в четвертом регистре 4 Э+,О. Таким образом, реализованы выражения (3) - (16). 99 6Формул а из обретения Устройство для выполнения преобразования координат, содержащее три регистра, три сумматора-вычитателя, два сдвигателя и блок памяти арктангенсов, причем выходы первого и второго регистров соединены с информационными входами соответственно первого и второго сдвигателей, входы первого операнда первого и второго сумматоров-вычитателей соединены с выходами соответственно первого и второго регистров, тактовый вход устройства соединен с входами синхронизации первого, второго и третьего регистров и с входом разрешения чтения блока памяти арктангенсов, вход номера итерации устройства соединен с входами сдвига первого и второго сдвигателей и с первыми адресными входами блока памяти арктангенсов, выход знакового разряда первого регистра соединен с входом кода операции третьего сумматора-вычитателя, вход первого операнда которого соединен с выходом блока памяти арктангенсов, вход второго операнда ". третьего сумматора в вычитате соединен с выходом третьего регистра, выход третьего сумматора-вычитателя соединен с информационным входом третьего регистра, о т л и ч а ю щ ее с я тем, что с целью расширения области применения за счет возмож; ности преобразования в экспоненциальном масштабе, и него введены четвертый регистр, четвертый и пятый сумматоры-вычитатели, вычитатель и блок памяти логарифмов, выход которого соединен с входом вычитаемого вычитателя, вход уменьшаемого которого соединен с выходом четвертого регистра, выход вычитателя соединен с информационным входом четвертого регистра, выходы первого и второго сумматоров-вычитателей соединены с входами первого операнда соответственно четвертого и пятого сумматоров-вычитателей, выходы которых соединены с информационными входами соответственно первого и второго регистров, выход первого сдвигателя соединен с входами второго операнда первого и пятого сумматоров-вычитателей, выход второго сдвигателя соединен.с входами второго операнда второго и в четверто сумматоров1462299 Составитель А,Зоринтор Ю, Середа Техред А. Кравчук Корректор С.Черни Заказ 713/47 Тираж бб 7 ПодписноеВНЦИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Иосква, 3-35, Раушская наб д, 4/5 изводственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 вычитателей, тактовый вход устройства соединен с входом синхронизации четвертого регистра и входом разрешения чтения блока памяти логарифомов, вход номера итерации устройства соединен с первым адресным входом блока памяти логарифмов, выход знакового разряда первого регистра соединен с входами кода операции четвертого и пятого сумматоров"вычитателейвыход знакового разряда четвертогорегистра соединен с входами кодаоперации первого и второго сумматоров-вычитателей и вторыми адреснымивходами блока памяти арктангенсов иблока памяти логарифмов,