Устройство для ввода данных

/00 ИСАНИЕ ИЗОБРЕТЕН ДЕТЕЛЬСТВУ ВТОРСКОМ техническийова анк ьство СССР 3/00, 1985 7776, к, 1982. ГОСУДАРСТВЕННЫЙ КОМИТЕТ(57) Изо лительно польз ОВ а числнтел ния - ра возможно ганизаци тия прог сикх ронн потоков процессоОИСТВО ДЛЯ ВВОДА ДАННЫХ ретение относится к вычистехнике и можетбыть исо в многопроцессорюх выных системах. ель изобретеширение Функциональных тей устройства за счет оравтоматического (без учасаммиста) выравнивания двух ых, но сдвинутых во времени анных с целью ввода их ввыполняющий диадические1458871 операции. Это достигается тем, чтов устройство, .содержащее три мультиплексора 1, 2 и 3, два блока 5 и 6памяти, первый регистр 7, узел 9 управления и генератор 12 тактовых сигналов, введены узел 10 адресации,триггер 11, второй регистр 8 и четвертый мультиплексор 4. Потоки входных данных принимаются на первую 13и вторую 14 группы информационныхвходов мультиплексора 1. Сигналы готовности данных на входах 15 и 16свидетельствуют опоявлении данныхсоответственно на группах 13 и 14 инИзобретение относится к областивычислительной техники и может бытьиспользовано в многопроцессорных вычислительных системах, в частностив конвейерных вычислительных системах, для ввода потоков данных в процессоры, выполняющие диадические операции,Целью изобретения является расщирение функциональных возможностейустройства -за счет организации режима автоматического выравниванияДвух синхронных, но сдвинутых во времени потоков данных, для ввода их впроцессор, выполняющий диадическиеоперации.На Фиг, 1 представлена структурнаяблок-схема устройства; на фиг, 2 и3 - функциональные схемы узлов уп Оравления и адресации; на фиг. 4 -временные диаграммы работы устройства.Устройство (Фиг. 1) содержиттретий, первый, второй и четвертый 25мультиплексоры 1-4, первый и второйблоки 5 памяти и 6, первый и второйрегистры 7 и 8, узел 9 управления,узел 10 адресации, триггер 11 и генератор 12 тактовых сигналов. 30Потоки входных данных принимаютсяна первую 13 и вторую 14 группу инФормационных входов мультиплексора 1.Сигналы готовности данных на входах15 и 16 свидетельствуют о появленииданных соответственно на информационформационных входов, Выход 17 регистра 8 является управляющим выходом готовности выходных данных устройства, Группы 18 и 19 выходов регистра 8 являются первой и второй группамиинформационных выходов устройства. Устройство обеспечивает задержку данных; приходящих на одну группу информационных входов, до момента прихода данных на другую группу входов,после чего начинается одновременнаявыдача данных на обе группы информа-.ционных выходов устройства, 1 с, и2 з,п, Ф-лы, 7 ил,ных входах 13 и 14, Выход 17 регистра 8 является управляющим выходомготовности устройства, на которыйвыдается сигнал готовности выходныхданных устройства. Группы выходов18 и 19 регистра 8 являются первойи второй группами информационных выходов устройства,Узел 9 управления содержит (Фиг,2)регистр 20, первый 21 и второй 22элементы ИЛИ, мультиплексор 23, первый - четвертый триггеры 24-27 и элемент ИСКЛ 10 ЧАЮЩЕЕ ИЛИ 28, входы 29и 30, выходы 31-36.Узел 10 адресации содержит (фиг,3)первый 37 и второй 38 регистры, элемент НЕ 39, триггер 40, счетчик 41адреса, схему 42 сравнения и мультиплексор 43, входы 44-46, группу выходов 47 и выход 48.На выходах 49 и 50 генератор 12тактовых сигналов формирует тактовыепоследовательности (фиг, 1). НаФиг. 2 показаны также выходы 51 и 52мультиплексора 23Устройство работает следующим образом,Узел 9 анализирует наличие сигналов 15, 16 готовности данных на ин"Формационных входах 13, 14 и переключает мультиплексор 1 таким образом,что на информационный вход мультиплексора 2.передается поток данных,появившийся первым на информационныхвходах 13 и 14 устройства, Поток3 4данных, который приходит вторым, передается на информационные входы регистра 7Если на входы 13 и 14данные начинают поступать одновременно, то данные с входов 13 поступаютна мультиплексор 2, а данные с входов 14 - на входы регистра 7,Регистр 7 осуществляет задержку.на один такт приходящих на его входыданных. Блоки 5 и 6 памяти осуществляют задержку данных, поступающих на вход мультиплексора 2, на п+1такт (п - число тактов относительного сдвига между потоками данных, которые приходят на входы 13 и 14).Величина п определяется узлом 9 посдвигу между сигналами 15 и 16.Узел 1 О формирует на выходе 47адреса, поступающие на адресные входы блоков 5 и 6,Мультиплексор 4, переключаясь,как и мультиплексор 1 сигналом 33узла 9 управления, обеспечивает выдачу данных через регистр 8 с входов13 всегда на выходы 18, а с входов14 на выходы 19 устройства,Триггер 1 предназначен дпя Формирования выходного сигнала готов-.ности данных после прихода второгосигнала готовности данных на входь 115 и 16 устройства,Генератор 12 тактовых сигналовна выходах 50 и 49 Формирует двенепрерывные последовательности прямоугольных импульсов со скважностью,равной 2, сдвинутые во времени друготносительно друга на 1/4 периода.Тактовая последовательность сигналовна выходе 49 служит для синхронизации всех узлов устройства и синхронизации внешних процессоров,В процессе работы устройства возможны следующие ситуации.1. Данные на информационных входах 13 появились раньше, чем на входах 14. Соответственно сигнал готэв-.ности данныхна входе 14 появилсяраньше, чем сигнал на входе 16, Нафиг.4 приведена диаграмма работыустройства для этого случая при сдвиге между входными потоками данныхна один тактовый период (п=1).фронт сигнала на выходе элементаИЛИ 21 устанавливает триггер 24 всостояние "1" и на выходы 51 и 52мультиплексора 23 поступают сигналы15 и 16 соответственно, задержанныена 1/2 тактового периода в регистре 58871а20. "1" на выходе 33 триггера 24 переключает. мультиплексор 1 так, чтона информационные входы мультиплексора 2 передаются данные с входов 13,5а на входы регистра 7 - с входов 14.Положительные перепады сигналов51 и 52 устанавливают с разницей вовремени.на один тактовый период вО состояние "1" триггеры 26 и 27, которые предварительно были установлены в состояние "0" уровнем "0" сигнала на выходе элемента ИЛИ 21. Приэтом на выходе элемента ИСКЛЮЧАЮЩЕЕИЛИ 28 появляется сигнал, длительность которого равна временному сдвигу между потоками данных на входах13 и 14 устройства, Фронт этого сигнала записывает исходное состояние20 Асчетчика 41 в регистр 37 и устанавливает в состояние "1" триггер40, который разрешает счет счетчику41, На Р-вход триггера 40, не показанный на фиг. 3, постоянно подается2 цв сигнал "1", Первый фронт сигнала 49.,пржпедший после появления сигнала навходе 15, увеличивает содержимоесчетчика 41 на "1". Спадом сигнала навыходе 35 это новое содержимое счетЗО чика 41 записывается в регистр 38и " 1" на выходе элемента НЕ 39 разрешает работу схемы 42 сравнения, Таккак в этот момент данные на обоихинформационных входах схемы 42 сравнения равны (А,+1), сигнал на выходесхемы сравнения разрешает запись информации в счетчик 41 из регистра 37,Поэтому следующим фронтом сигналана входе 44 счетчик 41 установитсяао в состояние А, затем опять в .А+1и т.д. до тех пор, пока триггер 40не установится в состояние "0", т,е.пока присутствуют данные на входах13 или 14 устройства,"1" навыходе триггера 40 разрешает передачу на выход 48 мультиплексора:43 сигнала с выхода схемы 42сравнения. Сигнал с выхода 43 поступает на счетный вход триггера 25 и,5 О так как на выходе элемента ИЛИ при- сутствует сигнал "1", триггер 25работает в режиме деления частоты,переключая поочередно блоки 5 и 6 назапись и,чтение. На К-вход триггера25, не показанный на фиг. 2, постоянно подается сигнал "1".Таким образом, первые два слова1 1данныхи 2, с входов 13 записываются в блок 5 памяти по адресам А и5 145887 А,+1. Затем третье 3, и четвертое 4 .слово данных записывается в блок 6 памяти по адресам А и А+ и по этим же адресам из блока 5 считываются слова 1, и 2 . Далее в блок 5 записывается слово 5,. по адресу А , а из блока 6 считывается слово 3 и т,д. В результате на выходе мультиплексора 3 поток данных, пришедший первым на 10 выходы 13 устройства, оказался задержанным на 2 тактовых периода,т.е. на а+1. А так как регистр 7 обеспечивает задержку данных, поступающих на его входы, на один тактовый период, то на информационных входах регистра 8 потоки данных появляются в одном такте и окончательно выравниваются на выходах регистра 8 без участия программиста, Запись информации 20 в регистр 8 производится спадом сигналов ца выходе 49, что вносит дополнительную задержку информации на 1/2 тактового периода,Сигнал с выхода 52 мультиплексо ра 23 Фронтом сигнала на входе 30 записывается в триггер 11, с выхода которого поступает на отдельный вход регистра 8 для Формирования сигнала на выходе 17 готовности выходных30 данных. Таким образом, сигнал на выходе 17 является задержанным на 1,5 тактового периода сигналом на входе 16, которые начинают поступать вторыми во времени на входы 14.352, Данные на группах входов 13 и 14 появляются одновременно. Временная диаграмма работы устройства для этого случая приведена на Фиг. 5, Особенности этого режима по сравнению с.режимом 1 заключаются в следующемсТак как сигналы яа выходах 51 и 52 мультиплексора 23 появляются одновременно, одновременно устанавливаются в 4 б состояние "1" триггеры 25 и 26, элемент ИСКЛ 1 ОЧА 1 ОЩЕЕ ИЛИ 28 остается. в состоянии "0". Триггер 40 также остается в состоянии "0", Сигнала разрешения счета нет и счетчик 41 остается в состоянии А,.Сигнал ."0" на выходе триггера 40 подключает на .выход 48 мультиплексора 43 проинвертированный сигнал с выхода 49 генератора тактовых сигналов12, Триггер 25, управляющий режимом блоков 5 и 6, переключается в результате каждым Фронтом сигнала на выходе 49. 1 6Таким образом, вначале по адресуА в блок 6 записывается слово 1Затем в блок 6 по адресу А записывается слово 2, а из блока 5 считывается слово 1 и т.д. Вследствие этого поток данных с входов 13 задерживается на 1 тактовый период;в блоках5 и 6 а поток данных с входов 14задерживается в регистре 7. На выходах 18 и 19 устройства данные появляются одновременно.3, Данные на информационных входах 13 появляются позже, чем на вхо-.дах 14. Временная диаграмма для этого случая при сдвиге между. входнымипотоками данных на 4 тактовых периода приведена на фиг. 6.Особенности этого режима по сравнению с режимом 1 заключаются в том,что триггер 24 Фронтом сигнала навыходе элемента ИЛИ 21 устанавливается в "0", Мультиплексор 1 передаетна входы мультиплексора 2 данные свходов 14, а на входы регистра 7данные с входов 13 устройства, В блоК лках 5 и 6 данные 18 з задерживаются на 5 тактов и одновременно сданными 1 8 лшявляются на выходах соответственно 19 и 18 устройства,.Мультиплексор 23 переключаетсятаким образом, что на выходы 51 и52 передаются соответственно сигналыс входов 16 и 15 готовности входныхданных. Таким образом, сигнал на выходе 17 готовности выходных данныхявляется задержанным на 1,5 тактового периода сигналом на входе 15 го товности входных данных 13.4. Новый поток данных на одной изгрупп входов устройства появляется,когдана другую группу входов ещепродолжает поступать предыдущий поток данных На фиг. 7 приведена временная диаграмма работы устройстваОдля случая, когда первое слово 1данных, пришедшее на входы 14 устройства, совпадает по времени с приходомпоследнего слова 8 предыдущего третьего потока данных, приходящих навходы 13, Сдвиг между соответствующими словами четвертых потоков данныхсоставляет 2 тактовых периода,В этом случае устройство работает аналогично режиму 3, но адреса на выходе счетчика 41 изменяются в пределах от А +1 до А,+3,Фо рмул а 7 1458из обре.тения Ф1. Устройство для ввода данных, содержащее три мультиплексора, два блока памяти, первый регистр, узел . управления и генератор тактовых сигналов, первый выход которого соединен с синхронизирующим входом узла уп.равления, первая и вторая группы выходов первого мультиплексора соединены соответственно с информационными входами первого и второго блоков памяти, выходы которых соединены соответственно с первой и второй группами инФормационных входов второго мультиплексора, управляющие входы первого и второго мультиплексоров соединены соответственно с первым.и вторым выходами узла управления, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет организации режима автоматического выравнивания двух синхронных сдвинутых во времени 25 потоков данных, в него введены четвертый мультиплексор, второй регистр, узел адресации и триггер, причем выход триггера соединен с информационным входом второго регистра, вторая и Зо третья группы информационных входов второго регистра соединены соответственно с первой и второй группами выходов четвертого мультиплексора, первая и вторая группы информационных входов которого соединены соот 35 ветственно с группами выходов . второго мультиплексора и первого регистра, первая и вторая группы выходов третьего мультиплексора соединены соответственно с информационными входами первого мультиплексора и первого регистра, первая и вторая группы информационных входов третьего мультиплексора являются соответственно информационными входами устройства, первая и вторая группы выходов второго регистра являются информацион-. ными выходами устройства, выход второго регистра является выходом готов 50 ности устройства, .первый и второй входы режима узла управления являются управляющими входами готовности устройства, входы управления режимом первого и второго блоков памяти сое 55 динены соответственно с первым и вторым выходами узла управления, входы выбора блоков памяти соединены с вто" рым выходом генератора тактовых сиг 871 8налов, группы адресных входов блоков памяти соединены с группой выходов узла адресации, управляющие входы , третьего и четвертого мультиплексоров соединены с третьим выходом узла управления четвертый, пятый и шестой выходы которого соединены соответственно с информационным входом , триггера, первым синхронизирующнм входом и входом сброса учла адресации, выход которого соединен со счетным входом узла управления, синхронизирующие входы первого и второго регистров и триггера соединены с первым выходом генератора тактовых сигналов, синхронизирующим выходом устройства и вторым синхронизирующкч.входом узла адресации.2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что узел управления содержит мультиплексор,че" тыре триггера, два элемента ИЛИ, элемент ИСКЛ 10 ЧАЮЩЕЕ ИЛИ и регистр, причем первый и второй информацион-, ные входы регистра являются первым и вторым информационными входами узла, синхронизирующий вход регистра является синхронизирующим входом узла, первый и второй выходы регистра соединены с первым и вторым информационными входами мультиплексора, информационный вход первого триггера соединен с первым входом первого элемента ИЛИ и с первым информационным. входом узла, второй вход первого элемента ИЛИ соединен с вторым информационным входом узла, счетный вход которого соединен с синхронизирующим входом второго триггера, прямой и инверсный выходы которого являются соответственно первым и вторым выходами узла, управляющий вход второго триггера соединен с выходом второго элемента ИЛИ, первый вход которого соединен с первым выходом,мультиплексора и со счетным входом третьего триггера, выход первого триггера соединен с управляющим входом мультиплексора и является третьим выходом уз, ла, второй выход мультиплексора соеди" нен со счетным входом четвертого триггера и вторым входом второго элемента ИЗЫ иявляется четвертым выходом узла, первый и второй входы и выход элемента ИСКЛЮЧА 1 ОЩЕЕ ИЛИ соединены соответственно с выходами третьего и четвертого триггеров и пятым выходом узла, выход первого элемента9ИЛИ соединен с синхрониэирующим входом первого триггера, входами сбросатретьего и четвертого триггеров иявляется шестым выходом узла,53. Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что узел адресации содержит два регистра, элементНЕ, триггер, счетчик, схему сравнения и мультиплексор, причем выходмультиплексора является выходом узла,второй синхронизирующий вход которого соединен со счетным входом счет"чика и инверсным информационным входом мультиплексора, прямой инйормационный вход которого соединен с выходом схемы сравнения и входом разрешения записи счетчика, вход разрешения счета счетчика и управляющийвход мультиплексора соединены с выходом триггера, синхронизирующий входкоторого соединен с синхрониэирующимвходом первого регистра, входом элемента НЕ и первым синхрониэирующимвходом узла, вход сброса которогосоединен с входом сброса триггера,выход элемента НЕ соединен с синхронизирующим входом второго регистра ивходом разрешения схемы сравнения,группа выходов первого регистра соединена с группой информационных входов счетчика, группа выходов которого соединена с группами информационных входов первого и второго регистров и первой группой входов схемысравнения и группой выходов узла,вторая группа входов схемы сравнениясоединена с группой выходов второгорегистра.,ВАГИЗ% ВЭ С 7 ЭЮЭ ЮЪ ИЛНЛ Акс 867 йаМЗ 7 78;7 У 7 л Рс У 4 14 1 Р Юг 45 8