Устройство для программного управления

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСЩ БЛИН 801437831 А 1 В 19/ ю щ ОПИСЯНИЕ ИЗОБРЕТЕНИ А ВГОРСКОМУ СВИДЕТЕЛЬСТВУ(2 (2 ширении функцио й устройства за рядности кода у ения состоит в ра альных возможност он МК.МЗ. 917. ОООПС.84(57) Изобретен относится к области авления и может бьггь управления технолованием, Цель изобрепрограммног спользован ополнительного гическим о УДАРСТВЕННЫЙ НОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИЙ 1) 4073920/24-242) 06.05,87(56) Модуль контроллераТехническое описание И 1ПО "Кристалл". Киев, 19 54) УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПАВЛЕНИЯ счет увеличения ра равления, Поставле ется тем, что в из содержащее процесс 2, введены регистр рой 7 элементы И. элементов позволил ции управления по дискретных каналов ность в программир равления устранить ласование между ус кода управления и 2 ил,ная цель достигаестное устройство, р 1 и блок памяти 3, первый 6 и втоведение указанных осуществить функовышенному числучто дает возможемых системах уп-временное рассогановкой основногоИзобретение относится к областипрограммного управления и может бытьиспользовано для управления технологическим оборудованием,5Цель изобретения состоит в расширении функциональных возможностейустройства эа счет увеличения разрядности кода управления,На фиг, 1 показана функциональнаясхема устройства на фиг, 2 - временные диаграммы его работы,Устройство (фиг.1) содержит процессор 1, блок 2 памяти, регистр 3,формирователь 4 импульсного питающего напряжения, первый и второй инверторы группы 5, п.;вый 6 и второй7 элементы И, входы 8 10 и выходы11, 12 процессора и выходы 13 регистра,На фиг. 1 показаны:группа входов 20клавиатуры центрального процессораК 1 и К 2, первая группа адресных входов процессора Х 1-Х 4, вторая группаадресных входов процессора Х 5-Х 12,первая группа У 1-У 9, вторая группа 25У 9-У 16, третья группа У 17-У 23 управляющих выходов процессора, группаадресных входов А 1-А 10 блока памяти,группа входов питающего напряженияпроцессора Ф 1-Ф 4. ЗО1Устройство работает следующим образом,Емкость используемого блока памя -ти - 1024 восьмиразрядных слов, Этотобъем памяти можно условно разбить начетыре массива по 256 восьмираэрядных слов в каждом. При такой организации выбор необходимого массива определяется одним иэ четырех двоичныхчисел, составленных из девятого и десятого разрядов шины адреса. Например,первый массив задается комбинациейиз логических нулей на выходах У 15и У 16 процессора 1, а четвертый - комбинацией логических единиц на тех жевыходах, Выходы процессора 1 У 15 иУ 16 подключаются к двум входам элемента ЗИ 7, к третьему входу подключается выход элемента ЗИ 6. Таким образом, при обращении процессора 1 кчетвертому массиву блока 2 памятина синхровход 7 регистра 3 подаетсясинхроимпульс и в запоминающий регистр записывается восьмираэрядноедвоичное число, соответствующее номеру ячейки четвертого массива, к которому произошло обращение. Двоичноевосьмираэрядное число, записанное врегистр 3, устанавливается на его выходе и представляет собой дополнительный код управления. Таким образом, к программно устанавливаемомудвоичному восьмиразрядному коду управления, имеющемуся в модуле контроллера МК, добавляется дополнительный восьмиразрядный программноустанавливаемый двоичный код управления,Для использования адресных выходов для выдачи дополнительного кодауправления необходимо ввести и управляющую программу, там, где это требуется, обращение к 3-му массиву, который соответствует требуемому дополнительному коду управления, В ячейке 3 массива с адресом, равным дополнительному коду управления, должнастоять команда 5,0,П р и м е р. Пусть необходимо получить полный код управления:01101110 11011101КУ=66 доп КУ 5,5,При этом первые 8 разрядов будутвыдаваться на шину кода управления(КУ), а вторые 8 разрядов - на адресную шину.Фрагмент программы,. позволяющейвьптолнить это, будет имет, вид: 5,35,5 - команда обращения к подпрограмме в 3 массиве по адресу 5.54.1 - 6.6 - команда выдачи КУ,равного 6.6.а еав 3 массиве в ячейке 5.5 будет команда 5.0.Запись 5., 4 6, означает в соответствии с требованиями инструк - ции по программированию ЗУ для БИС К 145 ИК 1807,представление в шестнадцатиричной системе числа 13 .с ) ф 12 (,о), 14(1Устройство позволяет осуществить реализацию функции управления по повьппенному числу дискретных каналов. По сравнению с прототипом на 11 каналов больше, а в общем случае на пканалов, где и - число разрядов адресной шины процессора. Повышение числа дискретных каналов управления в предлагаемом устройстве дает воэможность в программируемых системах управления устранить временное рассогласование между установкой основного кода управления и дополнительного, что необходимо, например, для синхронного управления объектом. Это дает воэможность расширения областиз 1437 приме н ения пр едл агаемо го устройст ва программного управления и вместо нескольких ранее известных устройств использовать одно,5Формула изобретения Устройство для программного управления содержащее процессор блок па 1 Э10 мяти, формирователь импульсного питающего напряжения, первый и второй инверторы, причем первый вход управления центрального процессора является входом управления устройства, группа входов клавиатуры процессора подключена соответственно к выходам первого и второго инверторов, входы которых являются группой входов клавиатуры устройства, группа входов питающего напряжения процессора подключена к выходам формирователя импульсного питающего напряжения, первая группа адресных входов процессора является группой адресных входов устройства, а вторая группа адресных входов процессора подключена к управляющим выходам блока памяти, группа адресных входов блока памяти подключена к соответствующим управляющим выходам и третьей группы выходов про 8314цессора, первая группа управляющих выходов процессора являются первой группой управляющих выходов устройства, управляющие выходы третьей группы являются группой выходов опроса устройства, а вторая группа управляющих выходов процессора являются группой выходов индикации устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет увеличения разрядности кода управления, в него введены регистр, первый и второй элементы И, причем информационные входы регистра подключелы к управляющим выходам второй группы процессора, вход синхронизации подключен к выходу второго элемента И, а выходы являются второй группой управляющих выходов устройства, первый, второй и третий входы первого элемента И подключены соответственно к первому, второму и третьему управляющим выходам второй группы процессора, а выход подключен к первому входу второго элемента И, второй и третий входы которого соединены с соответствующими управляющими выходами второй группы процес-, .сора.1431831 ьских Составитель Техред Л.Се Коррект Па ов аказ 5891/4 одпис В 11 ИИ 113035 г. У род1 Пректная изводственно-полиграфическое предприя Редактор О. Спесивых Тираж 86 бИ Государственного комитета ССделам изобретений и открытийМосква, Ж, Раушская наб., д