Вычислительное устройство

(51)4 С 06 00, 11/О СУДАРСТВЕННЫЙО ИЗОБРЕТЕНИЯМ ИРИ ГКНТ СССР ИТЕТРЫТИЯМ ПИСАНИЕ ИЭОБРЕТЕНИ ВИДЕТЕПЬСТВУ ВТОРСН Бюл.кий ра Д Кал иотехниковаВ. Калк с енко, И И.Д.Тах 88.8) свидет С 06 Р амьпп ьство СС 5/00, 19(57) Изобретение относится к цифрово вычислительной технике и может быть.использовано при построении надежйыхарифметических устройств. Цельюизобретения является повышение отказоустойчивости устройства. С этойцелью в устройство, содержащее блокоперативной памяти, два сумматора,четыре мультиплексора данных, двасдвигателя., два регистра результата,блок. элементов ИПИ и элемент И, вве"девы третий сумматор, пятый и шестоймультиплексоры данных, третий сдвйгатель, третий регистр результата идешифратор отказов. 1 ил., 1 табл.Изобретение относится к цифровойвычислительной технике, может бытьиспользовано при построении надежныхарифметических устройств и являетсяусовершенствованием изобретения поавт. св. У 1336022.Целью изобретения является повышение отказоустойчивости устройства.На чертеже представлена Функциональная схема устройства.Устройство содержит блок 1 опера"тивной памяти, шесть мультиплексоров2-7 данных, три сумматора 8-10, трисдвигателя 11-13, три регистра 14-16 15результата, блок 17 элементов ИЛИ,элемент И 18, дешифратор 19 отказов,причем входы дешифратора 19 соединены с выходами К-сигналов признаковсравнения результатов операций сумма торов 8-10, а выходы дешифратора 19соединены с входами разрешения выдачирегистров 14-16. Устройство имеетпервый и второй входы 20, 21 адресовоперандов, вход 22 разрешения приема,25первый и второй входы 23 и 24 выбораоперандов, вход 25 операции устройства, вход 26 управления направлением сдвига, вход 27 управления записьюреэульгата, информационный выход 28,(А ) (А)2 = А,где А ), (А 7 - значения операндов,размещенных по адре сам А 1 и А,+ - признак выполненияодной из арифмети".ческих либо логических операций;45о ш - коэффициент сдвига.Реализация этого оператора осуществляется за .четыре такта. Б первомтакте из блока 1 по адресам Авход20) и А(вход 21) одновременно счи 50тываются оба операнда и через откры"тые управляющими сигналами (входы 22,23) первые входы мультиплексоров 2-7поступают на входы сумматоров 8-10.Во втором такте в сумматорах 8-10 параллельно и синхронно выполняется55арифметическая либо логическая операция в соответствии с кодом микрокоманды, поступающим на вход 25. В этом же такте результат операции свыходов сумматоров 8-10 поступает навходы сдвигателей 11-13, в которыхв соответствии с поступающим по входу 26 сигналом осуществляется сдвигинформации на величину ш и далее осуществляетя ее запись в регистры 1416. В третьем такте по управляющимсигналам (входы 23, 24) открываютсявторые входы мультиплексоров 2-7, ирезультаты выполненной в каждом сумматоре операции с выходов регистров14-16 поступают на входы сумматоров 8-10.Начиная с третьего такта, сумматоры 8-10 работают в режиме компаратора, осуществляя попарное сравнение результатов операции, и формируютсигналы признаков сравнения К, которые поступают с вторых выходов сумматоров 8-10 на входы дешифратора 19и элемент И 18 выход которого подключен к выходу 29 устройства, приэтом состояние регистров 14-16 неизменяется. В случае сравнения результатов операции в сукаторах 8-10элемент И 18 выдает сигнал разреше"ния, в соответствии с которым в четвертом такте производится запись результатов операции из регистров 1415 либо 16 через блок 17 в блок. 1 памяти по управляющему сигналу на входе 22 разрешения приема. Запись результатов операции в блок 1 осуществляется по адресу А , синхронно подаваемому на входы 20, 21,При сбое или отказе одного из вы"числительных узлов устройства в соответствующих сумматорах происходитнесравнение результатов операции(см. таблицу), дешифратор 19 идентифицирует номер отказавшего вычислительного узла и исключает его из вычислительного процесса, запрещая выдачу информации из регистра результата отказавшего узла путем подачи навход разрешения выдачи регистра сиг"нала "Запрет", который переводит егов третье состояние, При этом процессвычисления не прерывается, и записьправильного результата операции вблок 1 памяти производится через блок17, так и в предыдущем случае.При сбое или отказе двух вычислительных узлов во всех сумматорах про-.,исходит несревнение результатов операции, на выходе элемента И 18 Фор"мируется сигнал запрета, запись в14344 блок 1 в четвертом такте не производится, код операции не изменяется,и она повторяется. При .превышениичисла допустимых повторений включаются контролирующие тесты для определения отказавшего вычислительногоузла, и по управляющим сигналам (входы 23, 24) устройство переводится врежим работы с одним вычислительнымузлом. 10 Формула изобретения Вычислительное устройство по 15 авт, св. Р 1336022, о т л и ч а ю - щ е е с я тем, что, с целью повышения отказоустойчивости, оно содержит третий сумматор, пятый и шестой мультиплексоры данных, третий.сдвигатель, 20 третий регистр результата и дешифратор отказов первый второй и третий входы которого соединены с выходами признака ошибки первого, второго и третьего сумматоров соответственно, 25 первый, второй и третий выходы дешифратора отказов подключены к входам разрешения выдачи первого, второго и третьего регистров результата соответственно, первые информационные 30 входы пятого и шестого мультиплексоров данных соединены соответственно с первым, вторым выходами блока оперативной памяти, первый и второй информационные входы, управляющий вход и информационный выход третьего сумматора подключены соответственно к выходам пятого и шестого мультиплек Сумма- Значения сравниваемых Отказавтор результатов ВУ ший ВУ,1 и 11 11 и 111 111 и 1 О 1 О11111 О О 494соров данных, входу операции устрой ства и информационному входу третьего сдвигателя, управляющий вход и выход которого соединены соответст= венно с входом управления направлением сдвига устройства и информационным входом третьего регистра результата, синхровход которого подключен к синхровходу устройства, выход первого регистра результата соединен с первым входом блока элементов ИЛИ и вторыми информационными входами первого и шестого мультиплексоров данных, выход второго регистра результата подключен к второму входу блока элементов ИЛИ и вторым информа. ционным входам второго и третьего мультиплексоров данных, а выход третьего регистра результата соединен с третьим входом блока элементов ИЛИ и вторыми информационными входами четвертого и пятого мультиплексоров данных.Т 6 писное Зак при ГКНТ СССР изобретениРаушская Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная,Государственного комитет 113035, Москва, и открыт б., д4