Умножитель частоты следования импульсов

,14 0 Н 03 К 5/15 ФИГ.ъщ вЙтретий Кроме тогонератор 13 выходнуюты, преобрстарших раразрядов,геры 12 и ом сост ся требуемьа в счетчик котором ча1 будет блипечивает ум ного. пр низ ации реходит При пос подряд доде де кий нул триггер и устра тунл двух ект ь,ч ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ ПИСАНИЕ ИЗОБРЕТ(56) Авторское свидетельство СССР В 1119165, кл. Н 03 К 5/156.Авторское свидетельство СССР И, кл. Н 03 К 5156.(54) УМНОБИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ(57) Изобретение относится к.им ульс ной технике и может быть использовано для построения синтезаторов частот средств связи, а также для генераторного оборудования многоканальных систем передачи, Цель изобретения - повышение надежности работы - достигается эа счет уменьшения времени вхождения в синхронизм путем автоматического перехода в режим поиска при нарушении синхронизма, Для этого в устройство дополнительно введелемент И 4 элемент ИЛИ 10.устройство содержит геимпульсов, элементы И 2 ишину 5, делитель 6 частозователь 7, счетчик 8 рядов, счетчик 9 младших азовый детектор 11, триг" 4, входную шину 13. В исоянии в делитель б вводитгй коэффициент умножения, и 8 и 9 - значение при тота на выходе генератора эка к требуемой, что обесеньшение времени переходса. При нарушении синхро ройство автоматически пеинхронный режим работы, енин с выхода делителя 6 импульсов на четвертом выора 11 формируется логичесо приводит к переключению 2 и 14 в состояние "О", о переходит в режимоиспления синхронизма. 1 ил,Изобретение относится к импульсной технике и может быть использовано для пос гроения синтезаторов частот средств связи, а также для генераторного оборудования многоканаль 5 ных систем передачи.Цель изобретения - повышение надежности работы за счет уменьшения времени вхождения в синхронизм путем автоматического перехода в режим поиска при нарушении синхронизма.На чертеже приведена электрическая структурная схема умножителя частоты следования импульсов. ;15 Умножитель частоты содержит генератор 1 импульсов выход которого соединен с первыми входами первого 2, второго 3 и третьего 4 элементов И, с 20 выходной шиной 5 и входом делителя 6 частоты. Вход генератора 1 импульсов соединен с выходом преобразователя 7 кода в напряжение, входы которого соединены с соответствующими выходами 25 реверсивного счетчика импульсов, состоящего из счетчика 8 старших разря" дов и счетчика 9 младших разрядов.Вход вычитания счетчика 8 младших разрядов соединен непосредственно с 30 выходом заема счетчика. 9 младших разрядов, а вход суммирования через элемент ИЛИ 10 с выходом переноса счет чика 9 младших разрядов, Входы суммирования и вычитания счетчика 9 младших разрядов реверсивного счетчика импульсов соединены с выходами соответственно первого 2 и второго 3 элементов И вторые входы которых соеди. иены соответственно с первыми и вторыми выходами фазового детектора 11. Тактовый вход первого триггера 12 соединен с входной шиной 13 и первым входом фазового детектора 11, третий выход которого соединен с информационным входом первого триггера 12. Тактовый вход второго триггера 14 соединен с выходом делителя 6 частоты и вторым входом Фазового детектора 11, четвертый выход которого сое" динен с информационным входом второго триггера 14, вход сброса которого соединен с общей шиной, инверсный.выход - с входом сброса первого триггера 12. Третьи входы первого 2 и второго 3 элементов И соединены с прямым выходом первого триггера 12, инверсный выход которого соединен с вторым входом третьего элемента И выход которого соединен с вторымвходом элемента ИЛИ 10,Фазовый детектор содержит первыйи второй триггеры, прямой и инверсный выходы первого из которых соединены с первыми входами соответственнопервого и второго элементов И, выходы второго - с вторыми их входами,выход второго элемента И соединен спервым входом третьего элемента И,второй вход и выход которого соединены соответственно с выходом и первым входом четвертого элемента И,второй вход которого соединен с выходом первого элемента И,выход - сР.-входами первого и второго триггеров, информационные входы которыхсоединены с шиной логической "1",тактовые входы - соответственно свторым и первым входами фазового детектора, инверсные выходы - соответственно с первым и вторым его выходами, а прямые выходы - соответственно с третьим и четвертым выходамифазового детектора,Умножитель работает следующим обзом.В исходном состоянии в делитель 6 вводится требуемый коэфициет умножения, а в счетчики 8 и 9 - значение, при котором частота на выходе генератора 1 близка к требуемой.Последнее обеспечивает уменьшение времени переходного процесса, но не является обязательным.Рассмотрим работу устройства в синхронном режиме, т.е, когда импульсы на входы детектора 11 поступают поочередно и сдвиг фаз между ними неопревышает 360 , При этом условии на третьем и четвертом выходах детектора 11 формируется логическая "1", Пусть на втором входе детектора 11 появ.- ляется импульс с выхода делителя 6, тогда на втором выходе детектора 11 появляется импульс, длительность которого определяется временем запаздывания импульса на шине 13. Таким образом, триггреры 12 и 14 на прямых выходах формируют логическую "1", что обеспечивает прохождение импульсов с выхода генератора 1 через элемент И 3 на вход вычитания счетчика 9 (а затем и счетчике 8), Сигналы с выходов счетчиков 8 и 9 поступают на входы преобразователя 7, его выходное напряжение уменьшается, что приводит к уменьшению частоть 1 следова 1432754ния импульсов на выходе генератора 1 и шине 5, Следующий импульс с выхода делителя 6 появляется позже, чем в предыдущем случае, что приводит к уменьшению разности фаз сравниваемых частот, Этот процесс продолжается до тех пор, пока разность фаз сравниваемых частот не станет равна нулю. 1 ОЕсли импульс на шине 13 появляется раньше, чем импульс на выходе делителя 6, детектор 11 Формирует импульс на своем первом выходе, дли" тельность которого определяется временем запаздывания импульса, поступающего с выхода делителя 6, Триггеры 12 и 14 при синхронном режиме формируют на своих прямых выходах логическую "1", что обеспечивает прохождение импульсов с выхода генератора 1 через элемент И 2 на вход сложения счетчика 9, при "переполнении" которого сигнал переноса через элемент ИЛИ 10 поступает на вход сложе ния счетчика 8. Сигналы с выходов счетчиков 8 и 9 поступают на входы преобразователя 7, его выхоцное напряжение увеличивает"я, что приводит к увеличению частоты следования импульсов на выходе генератора 1. Указанные циклы повторяются до тех пор, пока разность Фаз сравниваемых частот не станет равна нулю.При нарушении синхронизации, на 35 пример на шину 13 поступает подряддва импульса, на третьем выходе детектора 11 формируется логический "0" и триггер 12 переключается в состояние "0", Тогда на третьих входах элементов И 2 и 3 будет логический "0" и подсчет импульсов счетчиков 9 прекращается независимо от состояния первого и второго выходов детектора.11. При этом по является логическая 4 "1" на втором входе элемента И 4,что обеспечивает прохождение импульсов с выхода генератора 1 на вход суммирования счетчика 8 через элемет ИЛИ 10, При достижении максимального значения кода на выходах счетчика 8 происходит его обнуление", за счет этого на выходе преобразователя 7 Формируется пилообразное напряжение, которое управляет частотой генератора 1, При определенном значении кода в счетчике 8 частота генератора 1 попадает в полосу захвата кольца ФАПЧ, при этом импульсы на первый и второй входы детектора 11 поступают поочередно; на его третьем выходе формируется логическая "1", что обеспечивает переключение триггера 12 в состояние "1", Устройство переходит в синхронный режим работы рассмотренный ранее),При поступлении с выхода делителя 6 подряд двух импульсов на четвертом выходе детектора 11 Формируется логический "О", что приводит к переключению триггеров 12 и 14 в состояние "О, Устройство переходит к режим поиска до наступления синхронизма.Формула изобретенияУмножитель частоты следования импульсов, содержащий генератор импульсов, выход которого соединен с входом делителя частоты и с первыми входами первого и второго элементов И, вторые входы которых подключены соответственно к первому и второму выходам фазового детектора, выходы соединены с входами соответственно суммирования и вычитания счетчика младщих разрядов реверсивного счетчика импульсов, вход вычитания старших разрядов которого соединен с выходом заема младших разрядов, выхо" ды - с соответствующими входами преобразователя кода в напряжения, выход которого соединен с входом генератора импульсов, выходную шину, входную шину, которая соединена с первым входом фазового детектора и с тактовым ходом первого триггера, информационный вход которого соединен с третьим выходом фазового детектора, четвертый выход которого соединен с информационным входом второго триггера, инверсный выход которого соединен с входом сброса первого триггера, вход сброса - с общей шиной, тактовый вход - с вторым входом фазового детектора и с выходом делителя частоты,о т л и ч а ю щ и йс я тем, что, с целг ю повышения на" дежности работы за счет уменьшения времени вхождения в синхронизм, в него введены третий элемент И и элемент ИЛИ, первый вход и выход которого соединены соответственно с выходом переноса младших разрядов и с входсм суммирования старших разрядов реверсивного счетчика импульсов, второй вход - с выходом третьего элемента И, первый вход которого соеЗаказ 5462/53 Тираж 929 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 динен с выходом генератора импульсови с выходной шиной, второй вход - синверсным выходом первого триггера,прямой выход которого соединен стретьими входами первого и второгоэлементов И.