Устройство для установки микропроцессоров в исходное состояние

, 142 б)4 С 06 ОПИСАНИЕ ИЗОБРЕТЕ У ТЕЛЬ ВТОР устройствах для проведения входноконтроля БИС в условиях серийного оизводства. Цель изобретения - рас мьх задач устроиия установки викропроцессорнойой обработкой ширение класса реш ства путем обеспеч исходное состояние системы с параллел информации, состоя цессоров. Устройст вый генератор 1, с ропроцессорами 2, ни и элемент ИЛИ-Н льство СССР 11/22, 1982ег Бузгешз ый материалс. 5-3.-микропр жит такт о содер с и мика времест ое состою работы кта и печивает установкуие и взаимную синхс точностью до маши оцессоров, а также возможностботы микропроцессос медленно действуютройствами. 3 ил. инхронизации ра ов одновременно ими внешними ус ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) УСТРОЙСТВО ДЛЯ УСТАНОВКИ МИКРОПРОЦЕССОРОВ В ИСХОДНОЕ СОСТОЯНИЕ(57) Изобретение относится к вычислтельной технике и может быть использовано в микропроцессорных сис -темах с параллельной обработкой информации, а также в мультипроцессорных системах повышенной надежности единеннь зел 3 счУстро в исходи ронизаци нного таИзобретение относится к вычислительной технике и может быть исполь 25 зовано, например, в многопроцессорных системах с параллельной абработ 5кой информации, построенных на баземикропроцессоров серии 580.Цель изобретения - расширениекласса решаемых задач путем обеспечения одновременной установки группымикропроцессоров.На фиг, 1 представлена блок-схема устройства; ца фиг. 2 - временная диаграмма ега работы; на фиг, 3 -функциональная. схема узла счета времени.Устройство (фиг. 1) содержит тактовый генератор 1, выполненный, например, ца БИС 580 ГФ 24, соединенный с входами микропроцессоров 2(например, типа 580 ВМ 80) и узла 3счета времени, и элемент ИЛИ-НЕ 4,Узел 3 счета времени (фиг. 3) содержит двоичные счетчики 5 и 6, элемент И-НЕ 7 и дешифратор 8,Устройство для установки микропроцессоров в исходное состояниеработает следующим образом,Тактовые импульсы с выхода генератора 1 (фиг. 2 а) поступают на тактовые входы микропроцессоров 2 и узла 3. Импульс сброса, вырабатываемыйгенератором 1 (фцг. 2 б) ц синхронизированный с тактовыми импульсами,поступает на микропроцессоры 2 исбрасывает их, Одцовремецца импульсом сброса ца выходе узла 3 (фиг. 2 д)устанавливается сигнал высокого уровня, а ца выходе элемента ИЛИ-НЕ 4(фиг. 2 е) - сигнал готовности низко 1го уровня. По заднему фронту импульса сброса происходит запуск счетчиков 5 и 6 узла 3. Па истечении временного интервала С синхронно с тактовыми импульсами на выходе дешифратора 8 узла 3 устанавливается цапряжение низкого уровня (фиг. 2 д), аца входах готовности микропроцессоров 2 - напряжение вь 1 сакаго уровня(фиг, 2 е). По истечении временногоинтервала й после окончания сигнала 50сброса первый микропроцессор 2 начинает выборку первой команды (фиг. 2 в),и-й микропроцессор 2 начинает выборку первой команды по истечении временного интервала(фиг. 2 г). Для 55обеспечения работоспособности устройства должно выполняться условие с 4, т( Сз . Как следует из временных диаграмм, микропроцессоры 2 начинают выборку первей команды асинхронно.В связи с тем, чта на входах микропроцессоров 2 поддерживается сиг-, нал готовности низкого уровня, происходит удлинение циклов выборки всех микропроцессоров 2 до момента установления высокого уровня сигнала готовности. Этим обеспечивается синхронное завершение цикла выборки первой команды. Выборка и выполнение второй и всех последующих команд микропроцессорами 2 происходит синхронно с точностью до такта импульсов синхронизации.При необходимости синхронизации работы микропроцессоровц 2 с медленно действующими внешними устройствами сигнал готовности с выхода генератора 1 поступает на вход элемента ИЛИ-НЕ 4 и далее - на входы микропроцессоров 2, Обработка сигнала готовности каждым микропроцессором происходит аналогично прототипу.Предлагаемое устройство обеспечивает синхронизацию и микропроцессоров с точностью до машинного такта в системе с параллельной обработкой информации.Формула изобретенияУстройство для установки микропроцессоров в исходное состояние, содержащее тактовый генератор, первый и второй выходы которого являются соответствующими выходами устройства для подключения к входам тактовых импульсов и сброса микропроцессоров соответственно, о т л и ч а - ю щ е е с я тем, что, с целью расширения класса решаемых задач устройства, в него введены элемент ИЛИ-НЕ и узел счета времени, причем первый и второй выходы тактового генератора подключены соответственно к тактовому входу и входу сброса узла счета времени, выход которого и третий выход тактового генератора соединены соответственно с первым и вторым входами элемента ИЛИ-НЕ, выход которого является выходам устройства для подключения к входам готовности микропроцессоров.1424018 оставитель В.Ве ехред М.Ходанич либ Редактор А.Маковс орректор С Шекмар 04 Подписи итета СС открытий ая нао д. 4/5 ивод евно-полиграфическое предприятие г. Ужгор и. Проектная Закаэ 4688/51 Тираж В 11 И 11 И Росударст по делам ивоб 113035, Москва, Ч(-3