Устройство для сопряжения источника и приемника информации

(51)4 С 06 Р 13/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ С 8 ИДЕТЕЛЬСТВУ(56) Авторское свидетельстВ 1183975, кл, С 06 Р 13/ОАвторское свидетельствоУ 1275454, кл, С 06 Г 13/О кутов о СССР 1985,СССР 1985,ОСУДАРСТВЕКНЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ИСТОЧНИКА И ПРИЕМНИКА ИНФОРМАЦИИ(57) Изобретение относится к вычислительной технике и может быть использовано в системах обмена даннымив качестве устройства буферной памяти. Устройство обеспечивает приемцифровой информации от источника,хранение ее в блоке памяти и передачу в приемник информации. Целью изобретения является повышение коэффициента готовности устройства. Это достигается путем обеспечения автономнойпроверки работоспособности устройства за счет имитации работы источникаи приемника информации, сравнениясчитываемой информации, записаннойв блок памяти, и индикации результата проверки, Устройство содержитблок 1 памяти, коммутатор 2, регистр3, три группы элементов И-ИЛИ 4, 5и б, элементы И-ИЛИ 7 и 8, ИЛИ-НЕ 9,счетчик 10, элемент НЕ 11, схему 12сравнения, элемент И 13, шифратор 14триггер 15, распределитель 16 импульсов, элемент 17 индикации, тумблер18 режима, кнопку 19 пуска, генератор 20 импульсов, 4 ил .Изобретение относится к вычислительной технике и может быть использовано в системах обмена данными вкачестве устройства буферной памяти,Целью изобретения является повышение коэффициента готовности устройства за счет сокращения времени поисканеисправности.На фиг, 1 представлена функциональная схема устройства; на фиг.2функциональная схема распределителяимпульсов, на фиг, 3 - функциональная схема шифратора; на фиг, 4временная диаграмма работы устройства в режиме проверки,Устройство содержпт (фиг. 1) блок1 памяти, коммутатор 2, регистр 3,группы элементов И-ИЛИ 4-6, элементыИ-ИЛИ 7 и 8, элемент ИЛИ-НЕ 9, счетчик 10, элемент НЕ 11, схему 12 сравнения, элемент И 13, шифратор 14,триггер 15, распределитель 16 импульсов, элемент 17 индикации, тумблер18 режима, кнопка 19 пуска, генератор 20 импульсов, вход 2 1 синхронизации записи, адресный вход 22 записи, адресный вход 23 считывания,вход 24 синхронизации считывания,информационный вход 25, информационный выход 26, линии 27-29 связей между блоками.Распределитель 16 импульсов содержит (фиг. 2) элемент НЕ 30, триггеры31-33, элементы И 34-38, Шифратор 14содержит (фиг. 3) элемент ИСКЛЮЧАЮ 35ЩЕЕ ИЛИ 39, элемент НЕ 40 и постоянную память (ПЗУ) 41. На фиг, 1 показаны также резисторы 42-45, светодиод46 и транизстор 47,Устройство работает следующим образом.В момент включения питания обнуля-.ется счетчик 10 и блок 1 памяти, построенный, например, на основе регистров.Показанное на фиг. 1 положение перекидного контакта тумблера 18 соответствует рабочему режиму - режимупередачи информации от источника кприемнику, При этом благодаря сигна 50лу единичного уровня на входе элемента ИЛИ-НЕ 9, связанного с разомкнутымконтактом тумблера 18, на выходе данного элемента вырабатывается сигналлогического нуля, удерживающий триг 55гер 15 в нулевом состоянии. Сигналлогического нуля с выхода триггера15 записывается по импульсам с выхода генератора 20 в триггер 31 и, поступая через элемент И 34 на входы элементов И 36-38, удерживает в нулевомсостоянии выходы распределителя 16импульсов,Информация источника, принимаемаяна вход 25, поступает через элементыИ-ИЛИ 4 на вход блока 1 и записывается в ячейку, определяемую кодом адреса записи, который принимается отисточника на вход 22 и поступает через элементы И-ИЛИ 5 на адресный входблока 1, Запись происходит по синхроимпульсу, выдаваемому источником информации на вход 21 устройства и поступающему на вход синхронизации записи блока 1 через элемент И-ИЛИ 7,Приемник информации задает адресопрашиваемой ячейки, который принимается на вход 23 ч через элементы ИИЛИ 6 поступает на адресный вход коммутатора 2, В соответствии с этим адресом информация опрашиваемой ячейкис выхода блока 1 памяти поступает наинформационный вход регистра 3 и записывается в него по синхроимпульсу считывания, принимаемому от приемника навход 24 и поступающему на синхровходрегистра 3 через элемент И-ИЛИ 8,Во избежание искажений информациинеобходимо обеспечить условие, исключающее одновременное воздействие режимов записи и считывания на одну иту же ячейку блока 1 памяти.Для проведения автономной проверкиустройства тумблер 18 переводится вдругое положение, в результате чего к информационному и адресному входам блока 1, а также к адресному входу коммутатора 2 через элементы И-ИЛИ 4-6 подключаются выход счетчика 10 и выходы шифратора 14, На всех входах элемента ИЛИ-НЕ 9 присутствуют сигналы нулевого уровня, поэтому на . его выходе вырабатывается сигнал единичного уровня. Нажатием на кнопку 19 запускается триггер 15, и с его выхода сигнал единичного уровня по заднему фронту импульса с выхода генератора 20 записывается в триггер 31 (фиг,4). Начиная с этого момента, импульсы с выхода генератора 20 поочередно поступают на выходы а, в и с распределителя 16. По заднему фронту импульсов с выхода а содержимое счетчика 10 увеличивается на единицу. До тех пор, пока (п+1)-й разряд (первый выход) счетчика 1 О14014 находится в нулевом .состоянии, единичный сигнал с выхода элемента НЕ 11разрешает прохождение на вход синхронизации записи блока 1 импульсов ссвыхода а распределителя 16, по переднему фронту которых происходитзапись информации. Одновременно запрещается прохождение импульсов свыхода в распределителя 16 на синхровход регистра 3 и прохождение сигнала с выхода схемы 12 сравнения через элемент И 13,Для формирования информации вблоке 14 используется первый разряд 15счетчика 10, На первом этапе проверкивторой выход счетчика 10 находитсяв нулевом состоянии, поэтому схемаИСКЛЮЧАЮЩЕЕ ИЛИ 39 шифратора 14 повторяет сигнал первого разряда счетчика 10, Поскольку четные разряды выхода шифратора 14 подключены непосредственно к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 39, а нечетные - через элемент НЕ 40, то информация на данном 26выходе представляет собой шахматныйкод с "единицами" в нечетных разрядах для ячеек с четными номерами и с"единицами" в четных разрядах дляячеек с нечетными номерами, 30После того, как произойдет записьинформации во все ячейки блока 1 памяти, (и+1)-й разярп счетчика 10 переходит в единичное состояние, разрешая прохождение через элемент ИИПИ 8 импульсов с выхода в распределителя 16 на синхровход регистра 3,прохождение через элемент И 13 сигнала с выхода схемы 12 сравнения,стробируемого импульсами с выхода сраспределителя 16. Запись информациив блок 1 запрещается сигналом нулевого уровня с выхода. элемента НЕ 11.По переднему фронту импльсов с выходав распределителя 16 в регистр 3 записывается информация иэ ячейки блока1, определяемой адресным кодом считывания, который поступает с выходашифратора 14, В рассматриваемом случае предполагается, что коды для записи и считывания информации, относящиеся к одним и тем же ячейкам памяти,не совпадают, поэтому в состав шифратора 14 включено ПЗУ 41, которое преобразует адресные коды считывания.В режиме считывания на первые входы схемы 12 сравнения с выхода шифратора 14 поступает информация в тойже последовательности, в какой она 68быпа записана в ячейки блока 1, поэтому после записи информации очередной ячейки в регистр 3 на выходесхемы 12 вырабатывается сигнал нулевого уровня, соответствующий совпадению информации на ее входах. Еслисчитываемая информация совпачает сконтрольной, на выходе элемента И 13поддерживается сигнал нулевого уровня. После считывания информации извсех ячеек (п+1)-й разряд счетчика10 вновь переходит в нулевое состояние, соответствующее режиму записи,(и+2)-й разряд счетчика 10 переходитв единичное состояние, соответствующее второму этапу проверки, на котором элемент ИСКЛЮЧАЮЩГЕ ИЛИ 39 инвертирует первый разряд счетчика 10.Поэтому шифратор 14 формирует шахматный код, обратный коду, формируемомуна первом этапе. В остальном работаустройства на втором этапе проверкианалогична работе на первом этапе.После окончания опроса в случае совпадения считываемой информации с конт.рольной (и+3)-й разряд счетчика Опереходит в единичное состояние, навыходе элемента ИЛП-НГ 9 вырабатывается сигнал нулевого уровня, обнуляющий триггер 15, с выхода которого сигнал логического нуля записывается в триггер 31, сбрасывая сигналына выходах распределигеля 16. Включается элемент 17 индикации, что свидетельствует об исправности устройства,Если информация, считанная с какой-либо ячейки не совпадает с контрольной, па выходе схемы 12 сравнения вырабатывается сигнал единичногоуровня, который с приходом импульсас выхода с распределителя 16 поступает через элемент И 13 на вход элемента ИЛИ-НЕ 9, с выхода которогосигнал нулевого уровня сбрасываеттриггер 15, и происходи остановкаработы. Такая ситуация показана нафиг. 4. При этом состояние счетчика10 соответствует номеру неисправнойячейки блока 1 или неисправного канала коммутатора 3, Для более быстрогоотыскания неисправности можно индицировать состояние всех разрядов счетчика 10, а также ячеек блока 1. Формула изобретения устройство для сопряжения источника и приемника информации, содержа5 10 15 20 30 35 40 45 50 щее блок памяти, две группы элементовИ-ИЛИ, счетчик, генератор импульсов,элемент И-ИЛИ, регистр, выход которого является выходом устройства дляподключения к информационному входуприемника,элемент НЕ, элемент И,причем группа адресных входов блокапамяти соединена с выходами элементов И-ИЛИ первой группы, первыми информационными входами подключенных кгруппе выходов счетчика, вход синхронизации записи блока памяти соединен с выходом первого элемента И-ИЛИ,первый разрешающий вход которого подключен к выходу элемента НЕ, первыеинформационные входы элементов И-ИЛИвторой группы являются группой входов устройства для подключения группы адресных выходов приемника, о т -л и ч а ю щ е е с я тем, что, с целью повышения коэффициента готовностиустройства, в него введены третьягруппа элементов И-ИЛИ, второй элемент И-ИЛИ, коммутатор,распределитель импульсов, схема сравнения,эле мент ИЛИ-НЕ, шифратор, триггер, кнопка пуска, тумблер режима и элементиндикации, причем группа выходовблока памяти подключена к группе информационных входов коммутаторов,выход и адресный вход которого под"ключены соответственно к информационному входу регистра и выходам элементов И-ИЛИ второй группы, первые разрешающие входы которых соединены спервыми разрешающими входами элементов И-ИЛИ первой и третьей групп,первого и второго элементов И-ИЛИ,первым входом элемента ИЛИ-НЕ и череззамыкающий контакт тумблера режима сшиной нулевого потенциала, вторыеразрешающие входы элементов И-ИЛИпервой, второй и третьей групп подключены через размыкающий контакттумблера режима к шине нулевого потенциала, первая группа выходов шифратора подключена к первым информационным входам схемы сравнения иэлементов И-ИЛИ третьей группы, вторые информационные входы которых являются группой входов устройства для подключения информационного выхода источника информации, а группа выходов подключена к группе информационных входов блока памяти, вторые информационные входы элементов И-ИЛИвторой группы соединены с второйгруппой выходов шифратора, группойадресных входов соединенного с группойвыходов счетчика, синхровход регистра подключен к выходу второго элемента И-ИЛИ, первый информационный входкоторого является входом устройствадля подключения синхронизирующеговыхода приемника информации, а второй разрешающий вход соединен с первым входом элемента И, входом элемента НЕ и первым выходом счетчика, вторым выходом подключенного к управляющему входу шифратора, а третим выходом - к входу элемента индикации и второму входу элемента ИЛИ-НЕ, выход и третий вход которого соединены соответственно с входом сброса триггера и выходом элемента И, выходы генератора импульсов и триггера подключены соответственно к синхронизирующему и разрешающему входам распределителя импульсов, первый, второй итретий выходы которого соединены соответственно со счетным входом счетчика вторым информационным входомвторого элемента И-ИЛИ и вторым входом элемента И, третьим входом подключенного к выходу схемы сравнения,вход установки триггера подключенчерез кнопку Пуск к замыкающему контакту тумблера режима, вторые информационные входы элементов И-ИЛИ первой группы образуют группу входовустройства для подключения группыадресных выходов источника информации, первый информационный вход первого элемента И-ИЛИ является входомустройства для подключения синхронизирующему выхода источника информации,первый информационный вход первогоэлемента И-ИЛИ соединен с первым выходом распределителя импульсов, второй вход схемы сравнения подключенк выходу регистра.Составитель В,Вертлиедактор Н,Лазаренко Техред М,Ходанич рект ароши Подписи ССР 4/5 жгород, ул,фическое предприяти роизводственно-поли Заказ 2786/48 Тираж ВНИИПИ Государ по делам изо 113035, Москва, Ж