Устройство для регистрации дискретных сигналов

, (19) (Н) 4 ПИСАНИЕ ИЗОБРЕТЕНИАВТОРСКОМУ СВИДЕТЕЛЬСТВУ Иь 311;,2 и 3, счетчики 4 и 5, кажсостоит из и триггеровта И 4),+( и элемента6 и 7 памяти, выходнойДля достижения цели :вны два триггера 9 и 12ключей 13 и 14 и послесоединенные реверсивныделитель 11 частоты, Сработают только первыечиков 4 и 5, являетсяметода стробированияработают все разряды с5, является реализациеинтегрального метода,1 ил. дый из которых4,-4, элеме гге устр-во вве два блокадовательно и СУДАРСТВЕННЫЙ КОМИТЕТ ССО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ(56) Пуртов Л.П. и др. Теория и техника передачи данных и телеграфия.Л.; ВАС, 1973, с. 157-159.(54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ ДИСКРЕТНЫХ СИГНАЛОВ(57) Изобретение относится к технике электросвязи. Цель изобретения -повышение помехозащищенности.Устр-восодержит входной триггер 1,элементы И счетчик 10 лучай, когда разряды счетеализацией лучай, когда етчиков 4 и дискретногоз.п, ф-лы,Изобретение относится к техникеэлектросвязи и может использоватьсядля регистрации элементарных посылок при обмене телеграфной информа 5цией или данными.Цель изобретения - повышение помехозащищенности,На чертеже представлена структурная электрическаях схема предлагаемого устройства.Устройство для регистрации дискретных сигналов содержит входной триггер 1, первый 2 и второй 3 элементыИ, первый 4 и второй 5 счетчики, 15каждый из которых состоит из п триг- .геров 4,1-4.п,элемента И 4. , и элемента ИЛИ 4 первый 6 и второй7 блоки памяти, выходной триггер 8,первый триггер 9, реверсивный счетчик 10, делитель 11 частоты, второйтриггер 12, первый 13 и второй 14блоки ключей; каждый из которых состоит из и элементов И 13,1 - 13.п.Устройство работает следующим 25образом.При поступлении на вход устройства сигналов входной триггер 1 ипервый триггер 9 меняют свое . состояние в зависимости от полярности 30сигнала. Если на длине элементарнойпосылки не появляется второго фронта,что свидетельствует оботсутствиидробления, то первый триггер 9 поддействием фазирующего сигнала, поступающего на его второй вход, устанавливается в нулевое состояние. Еслина длине элементарной посылки несколько положительных фронтов, что свидетельствует о наличии дроблений, то " 40на выходе первого триггера 9 появляет"ся соответствующее количество импульсов, поступающих на первый вход реверсивного счетчика 10. В результате еди. ница, записанная в реверсивный счетчик 10, продвигается в прямом направлении на соответствующее количествотактов. На второй вход реверсивногосчетчика 10 поступают импульсы с выходаделителя 11 частоты и продвигаютединицу в обратном направлении.В зависимости от величины дроблений элементарных посылок на одномиз выходов реверсивного сМетчика 10появляется сигнал. При этом на первомили втором выходе входного триггера1 появляется сигнал, который поступает на первый вход первого элементаИ 2 или первый вход второго элемента И 3 и разрешает прохождение управ-,ляющей частоты через вторые входыэтих элементов И 2 и 3 на их выходы.При поступлении положительной элементарной посылки на вход устройствавходной триггер 1 и первый триггер9 срабатывают и устанавливаются вединичное состояние. Если дробленияэлементарных посылок отсутствуют,т.е. имеют место лишь краевые искажения, тогда через определенный промежуток времени на первом выходе реверсивного счетчика 10 появляется сигнал,который поступает на первый входвторого триггера 12 и устанавливаетего в нулевое состояние. В результатена его выходе, а следовательно, ина вторых входах первого 13 и второго 14 блоков ключей сигнал отсутствуети элементы И 13.1 - 13.п первого 13и второго 14 блоков ключей закрыты.Управляющий сигнал с выхода первогоэлемента И 2 поступает через вход(и+2) первого счетчика 4 на входтриггера 4.1, который срабатывает иустанавливается в единичное состояние. Счгнал с выхода триггера 4.1поступает на первый вход элемента И4, , на второй вход которого посту"Ии фпает разрешающий сигнал с инверсного второго выхода триггера 4.п,поскольку триггеры 4.2 - 4.п находятся в нулевом состоянии, так какэлементы И первого блока ключей закрыты и управляющая частота с егопервого входа на выходы 1-и не поступает. В результате этого с выходаэлемента И 4,+, первого счетчика 4через первый вход элемента ИЛИ 4,д+сигнал поступает на первый вход первого блока 6 памяти, с которого очередным фазирующим сигналом считывается на первый вход выходного триггера8 и переводит его в единичное состояние, что соответствует регистрацииположительной посылки,При поступлении отрицательной посылки входной триггер 1 устанавливается в нулевое состояние. На еговтором выходе появляется сигнал, который разрешает прохождение управляющей частоты через второй элемент И 3.Сигнал на первом выходе входноготриггера 1 пропадает и запрещает прохождение управляющей частоты черезпервый элемент И 2. В этом случаеаналогичным образом работают первыйразряд второго счетчика 5 й второй13944 40 блок 7 памяти, вследствие чего выходной триггер 8 регистрирует отрицатель" ную посылку.Случай, когда работают только5 первые разряды первого 4 и второго 5 счетчиков, является реализацией метода стробирования.При наличии соответствующей величины дроблений элементарных посылок 10 на выходе первого триггера 9 появляются сигналы, которые продвигают единицу в реверсивном счетчике 10 в прямом направлении, и на его втором выходе появляется сигнал, который 15 устанавливает второй триггер 12 в единичное состояние, Вследствие этого открываются элементы И 13.113.п первого 13 и второго 14 блоков ключей, пропуская управляющую часто ту на соответствующие входы первого 4 или второго 5 счетчиков в зависимости от полярности посылки. При приеме положительной посылки управляющие сигналы через первый элемент 25 И 2 поступают на первый вход первого блока 13 ключей и далее через вторые входы элементов И 13,1 - 13,п на вторые (счетные) входы триггеров 4.24.п, продвигая в них единицу, записанную в триггер 4,1. С первого выхода триггера 4.п через второй вход элемента ИЛИ 4, сигнал записывается в первый блок 6 памяти, свыхода которого очередным фазирующим сигналом он записывается в выходной триггер 8, который регистрирует положительную посылку, Одновременно фазирующий сигнал поступает на третьи входы триггеров 4,2-4,пи второй вход первого триггера 9, устанавливая их в нулевое состояние.При поступлении на вход устройстства отрицательной посылки на втором выходе входного триггера 1 появляется сигнал, который поступает на первый вход второго элемента И 3 Теперь управляющие сигналы через его вход поступают на первый вход второго блока 14 ключей и вход (и+2) второго счетчика 5,работа которых аналогична работе первого блока 13 ключей и первого счетчика 4. Принимаемая посылка через второй блок 7 памяти поступает на выходной триггер 8, который55 регистрирует отрицательную посылку.В случае искажения элементарной посылки дроблениями в работе участвуют и первый 4 и второй 5 счетчики. 51 4При этом регистрируется положительная и отрицательная посылки в зави симости от того, в каком состоянии продолжительнее находился входной триггер 1 на длине элементарной посылки. Для этого управляющая частота выбирается такой, что к моменту прихода фазирующего сигнала один из счетчиков 4 или 5 заканчивает свою работу и в его последний разряд записывается единица, которая устанавливает выходной триггер 8 в соответствующее состояние.СлУчай, когда работают все разряды первого 4 и второго 5 счетчиков, является реализацией дискретного интегрального метода. Формула из обр етения 1, Устройство для регистрации дискретных сигналов, содержащее вход" ной триггер, выходы которого подключены к первомувходу первого элемента И, выход которого через первый счетчик соединен с первым входом первого блока памяти, и к первому входу второго элемента И, выход которого через второй счетчик соединен с первым входом второго блока памяти, выход которого и выход первого блока памяти подключены к входам выходного триггера, при этом вторые входы первого и второго элементов И являются управляющим входом устройства, фазирующим входом которого являются вторые входы первого и второго блоков памяти и первого и второго счетчиков, отличающееся тем, что, с целью повышения помехозащищенности, введены два триггера, два блока ключей и последовательно соединенные делитель частоты и реверсивный счетчик к второму входу которого подключен выход первого триггера, первый и второй входы которого соединены соответственно с входом входного триггера, который является информационным вхо" дом устройства, и с фазирующим входом устройства, причем выходы первого и второго элементов И соединены соответственно с первыми входами первого блока ключей, выходы которого подключены к дополнительным входам первого счетчика, и второго блока ключей, выходы которого подключены к дополнительным входам второго счетчика, а выходы реверсивного счет139445 Составитель А. МоскевичРедактор И. Дербак Техред Л.Сердюкова КорректорИ.Николайчук Эакаэ 2240/57 Тираж 660 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 чика соединены с входами второго триггера," выход которого подключен к вторым входам первого и второго блоков ключей, вход делителя частоты соединен с управлякнцим входом уст 5 ройства. 2, Устройст.во по и. 1, о т л и - ч а ю щ е е с я тем, что каждый10 счетчик содержит последовательно соединенные элемент И и элемент ИЛИ, выход .которого является выходом счетчика, и последовательно соединенныетриггеры, при этом выход первоготриггера и первый н второй выходыпоследнего триггера соединены соответственно с первым входом элементаИ, с вторым входом элемента ИЛИ ис вторым входом элемента И, а входпервого триггера является входом счет"чика, вторым и дополнительными входами которого являются соответственно третьи и вторые входы всех триггеров, кроме первого,