Цифровой синтезатор частот

,80139439 03 В 19 0 ИЗОБРЕТЕНИЯ ОПИ ВТОРСКОМУ СВИДф.ТЕЛЬСТВУ ССР9.04.85. ифро- преоб 1982,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельствоФ 1262685, кл. Н 03 В 19/00,Гнатек Ю.Р. Справочник поаналоговым и аналого-цифровымразователям. М.: Радио и связс. 255-258, рис. 4. 128,(54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ(57) Изобретение м.б. использованов прецизионных сигнал-генераторах.Для расширения диапазона и точностиустановки выходных частот введенысумматор 11 кодов, вычитатели 12 и18 кодов, коммутатор 13, регистр 14памяти, П-триггеры 15 и 16, эл-т 7задержки. Код с выхода преобразователя 5 кода поступает на блок 6 памяти, где хранятся двоично-кодированные значения здп за 1/4 периода93 13943 с шагом М/2 И. На выходе блока б формируются коды, соответствукщие значениям зп в 1-м полупериоде. Чтобы получить двончно-кодированные значения зЫ 2-го полупериода, код с блока 6 поступает на вход преобразователя 8 кода, к-рый в зависимости от состояния делителя 7 частоты либо прямо пропускает код на свой выход, либо преобразует его в дополнительный код. Сигнал с выходаделителя 7 поступает также на входстаршего (знакового) разряда ЦАП 9,к-рый синхронно с преобразователем8 изменяет прямой код на дополнительный. На выходе ЦАП 9 формируетсяаналоговый ступенчатый сигнал к-рыйпоступает на фильтр 10 нижних частот,и с его выхода снимается синусоидальный сигнал требуемой частоты. 1 ил.1 2Изобретение относится к радиотех" суммы Ь + К, Сумма Ь + Ко на выходе нике и может быть использовано в пре-сумматора кодов 11 и разность Ь - Я цизионных сигнал-генераторах.на выходе второго вычитателя 18 форЦель изобретения - расширение диа- ,мируются параллельно. Сигнал перенопазона и точности установки выходных 5 са с выхода переноса второго вычитачастот. теля 18 через первый Р-триггер 15На чертеже представлена структур- который пропускает его на выход лишь ная электрическая схема цифрового через время, отведенное .на срабатысинтезатора частот, ванне сумматора 11 кодов и второгоцифровой синтезатор частот содер вцчитателя 18 и определяемое элеменжит блок 1 установки кода частоты, ;том 17 задержки, поступает на вход генератор 2 опорной частоты (ГОЧ), управления коммутатором 13который накапливающий сумматор (НС) 3, первый пропускает на свой выход двоичныйделитель 4 частоты на два, первый пре код, соответствующий числу К . обраэователь 5 кода, блок 6 памяти, 15 Ймпульсы с ГОЧ 2 предустанавлива- второй делитель 7 частоты на два, ют первый Р-триггер в начале каждого второй преобразователь 8 кода, цифро- такта работы цифрового синтезатора аналоговый преобразователь 9. фильтр частот. Двоичный код числа К так 10 нижних частот, сумматор 11 кодов же, как и сигнал управления с выхода ,первый вцчитатель 12 кодов, коммутатор 20 первого Р-триггера 15, следукщим та, регистр 14 памяти, первый Р-триг- ктом записывается в регистр 14 и втогер 15, второй Р-триггер 16, элемент рой Р-триггер 16. Двоичный код числа 17 задеркки, второй вычитатель 18 ко"= Ко с информационных выходов редов. ,гистра 14 поступает на первый входЦифровой синтезатор частот рабо- сумматора 11 кодов, где складывается25тает следукщим образом. с числом К и на его выходе формируВ НСЗ по второму кодовому входу ется код числа Ь2 Ко и, если Ьзадается код емкости НСЗ, а на первый 4 Яе то далее все происходит как опикодовый вход НСЗ подан код числа К , сано. Если на выходе сумматора кодов с выхода блока 1 установки. Если пред появляется код числа Ь э И, наф 30,положим, что в начальный момент ре" выходе сигнала переноса второго вычигистр 14 находился в нулевом состоя- . тателя 18 появляется сигнал, который нии, тогда на выходе сумматора кодов через первый Р-триггер 15 переключа появится двоичный код,соответст- ет коммутатор 13 и на вход регистра вующий числу ЬКо 4 И. Первый вычи" 35 14 поступает код Ь - И, который со татель 12 выполняет действие над ко" следующим тактовым импульсом посту- дами и на его выходе получаем двоич- ,пает на выход регистра 14 и на вход ный код И-Кр, которьй поступает на сУмматора 11 кодов., Таким образом, вход "Минус" второго вычитателя 18, до тех пор, пока Ь 1 Я, НСЗ работает на вход "Пвос" которого поступает код 40 как обычный накапливающий сумматор и,з 13943лишь при Е ) И меняется режим работы ина выход НСЗ поступает разность кодов Б - М, что обеспечивает отсутствие разрывов фазы у формируемого сиг 5нала,Использование сигнала переноса свыхода второго В-триггера 16 для формирования сигналов управления первымпреобразователем 5 кода и вторымпреобразователем 8 кода позволяет вчеъре раза уменьшить емкость НСЗ,На информационном выходе НСЗ формируется код фазы синусоиды, тогда впервом квадранте от 0 до Т/2. Чтобыполучить код фазы синусоиды второгоквадранта от %/2 до 0, код с выходаНСЗ поступает на вход первого преобразователя 5 кода, который при формировании кода фазы в первом квадранте пропускает код Р с выхода НСЗ безпреобразования на свой выход" а приформировании кода фазы второго квад"ранта работает как вычитатель и наего выходе формируется код числа И - 25Р, для чего на его второй вход поданкод числа Н + 1. Квадрант, в которомработает первый преобразователь 5 кода, задается сигналом с выхода первого делителя 4, Код Г, с выхода пер- ЗОвого преобразователя 5 кода поступает на вход блока 6 памяти, где хранятся двоично-кодированные значениясинуса за четверть периода с шагоми/20 и на выходе блока б памяти формируются коды, соответствующие значе 35ниям синуса в первом полупериоде.Чтобы получить двоично-кодированные значения синуса второго полупериОДЯ кОД с ВыхОДЯ блока 6 памяти пос 4 Отупает на вход второго преобразователя 8 кода, который в зависимости отсостояния второго делителя 7 частотылибо прямо пропускает код на свой выход, либо преобразует его в дополни 45тельный код. Сигнал с выхода второгоделителя 7 частоты поступает, такжена вход старшего (знакового) разрядаЦАП 9, который синхронно с вторымпреобразователем 8 кода изменяет прямой код на дополнительный. На выходеЦАП 9 формируется аналоговый ступенчатый сигнал, который поступает навход фильтра 10, и с его выхода снимается синусоидальный сИгнал требуемой частоты. 55Таким образом, цифровой синтезаторчастот обеспечивает не только точнуюустановку частоты, но и позволяет фор 93 мровать прециэионньц синусоидальный сигнал в широком диапазоне частот. Формула изобретенияЦифровой синтезатор частот, содержащий последовательно соединенные блок установки кода частоты и накапливающий сумматор, последовательно соединенные первый преобразователь кода, блок памяти, второй преобразователь кода, цифроаналоговьп преобразователь и фильтр нижних частот, а также генератор опорной частоты и.последовательно соединенные первый делитель частоты на два и второй делитель частоты на два, выход генератора опорной частоты соединен с тактовым входом накапливающего сумматора, выход переноса которого подключен к входу первого делителя частоты на два, выход которого соединен с управляющим входом первого преобразователя кода, при этом управляющий вход второго преобразователя кода объединен с управляющим входом цифроаналогового преобразователя и подключен к выходу второго делителя частоты на два, а кодовый выход накапливающего сумматора подключен к кодовому входу первого преобразователя кода, о т - л и ч а ю щ и й с я тем, что, с целью расширения диапазона и точности установки выходных частот, накапливающий сумматор содержит последовательно соединенные сумматор кодов, коммутатор и регистр памяти, последовательно соединенные первый вычитятель кодов, второй вычитатель кодов, первый В-триггер и второй В- триггер, а также элемент задержки, вход которого объединен с Б-входом первого В-триггера, С-входом второго В-триггера и С-входом регистра памяти и является тактовым входом накапливающего сумматора, выход элемента задержки подключен к С-входу первого В-триггера, вход "Минус" первого вычитателя кодов подключен к первому входу сумматора кодов, вход "Плюс" второго вычитателя кодов объединен с вторым входом сумматора кодов, и соединен с выходом регистра памяти, кодовый выход второго вычитателя кодов подключен к второму входу коммутатора, управляющий вход которого соединен с выходом первого В-триггера, при этом выход второго В-триггера является выходом переноса на1394393 Составитель Ю. КовалевТехред М.МоргенталРедактор С. Патрушева Корректор С, Шекмар Заказ 2236/54 Тираж 928ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 капливакицего сумматора, а выход регистра памяти, первый вход сумматоракодов и вход "Плюс" первого вычитателя кодов являются соответственно кодовым выходом, первым и вторым кодовьяи входами накапливающего сумматора.