Устройство для логарифмирования

,Д. Калмыковаовский и Р.В.8.8) ескии оробков олот 5 (08 СССР 1979. ССР1981. РОВАНИЯ области ет быть ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОПИСАНИЕ ИЗОБ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(54) УСТРОЙСТВО ДЛЯ ЛОГАРИФМИ(57) Изобретение относится квычислительной техники и мож использовано при построении быстродействуюшнх цифровых вычислительных машин. Целью изобретения является повьппение точности вычисления, Устройство содержит вход аргумента 1, вход запуска 2, блок управления 3, четвертый коммутатор 4, первый регистр 5, .первый, второй, третий и четвертый блоки памяти 6, 6, бз и 6+, второй, первый и третий коммутаторы 7, 8 и 9, умножитель 10, блок элементов НЕ 11, сумматор 12, второй регистр 13, выход устройства 14, выход готовности данных устройства 15. 1 з.п. ф-лы, 2 ил.138885 уВтШ МП 1 О 900 У У 10 нулей Е = 1,0000 Е20 нулей Изобретение относится к вычислительной технике и может быть исполь"зовано для аппаратного вычисления ло"гарифма числа.Целью изобретения является повышение точности вычисления.На фиг.1 изображена схема устройства для логарифмирования; на фиг,2 схема блока управления, ОУстройство содержи:т вход 1 аргумента, вход 2 запуска, блок 3 управления, четвертый коммутатор 4, первыйрегистр 5, первый 6 второй 6, третий 6 и четвертый 6 блоки памяти, 15второй 7, первый 8 и .третий 9 коммутаторы, умножитель 10, блок элементовНЕ 11, сумматор 12, второй регистр13 выход 14 устройства, выход 15готовности;данных устройства, 20Блок 3 управления содержит триггер16, элемент И 17, счетчик 18, тактоВый вход 19, блок 20 памяти и выходы21 блока управления,Блок 3 управления построен в виде 25Микропрограммного управляющего автомата. Сигнал запуска, поступающий наВход 2, перебрасывает триггер 16 вединичное состояние, Триггер 16 отКрывает элемент И 17, и на счетный 30Вход счетчика 18 поступает тактоваяСерия Со с входа 19, Выходы счетчика18 соединены с адресными входами блока 20 памяти, и иэ последнего вызываются управляющие сигналы С 1, С 2, СЗ,А 1, А 2, АЗ, А 4, поступающие на выходы21, и сигнал СГ, поступающий на вы"ход 15,Схема работает слецующим образом.На вход 1 подается аргумент Х. 40Коммутатор 4, настроенный сигналомА 1, пропускает Х на вход регистра 5,Йо сигналу С 1 Х записывается в регистр 5. Одиннадцать старших разрядовХ (обозначйм нх Х,) поступают на ад.ресные входы блоков 6 и бэ памяти.На выходе блока 6, памяти формирует;ся 1/Хна выходе бло 1 са 6 памяти - 1 пХКоммутатор 7, настроенный сигналами;А 2, пропускает на первый вход умножителя 10.величину 1/Х Коммутатор9, настроенный сигналами АЗ, пропускает на второй вход уиножителя 10 ве"личину Х, Умножитель 1 О, управляемыйсигналами С 2, формирует произведениеУ " 1/Х, Х, которое проходит через55коммутатор 4 и записывается в регистр5. Одновременно сформированная в бло"ке бз памяти величина 1 пХ проходит 7.2через коммутатор 8, цастроенный сигналами АЗ, через сумматор 12 и по сигналу С 5 записывается в регистр 13. На этом первый цикл завершается, Число У,имеет следующий вид: где У - 11 старших разрядов за масф сивом нулей; У - младшие разряды,С выхода 2 регистра 5 У поступает на адресные входы блока 6 памяти, 1формирующего. , и блок 6 памяти,1+тформирующий 1 п(1+1 ), Как и в первомцикле, в умножителе 10 формируется 1число Е = - У, которое опять за"1+У писывается в регистр 5, Одновременновеличина 1 п(1+У ) проходит через коммутатор 8, в сумматоре 12 складывает"ся с 1 пХ, и записывается в регистр 13,КС 13 = 1 пХ, + 1 п(1+7) . Второйцикл завершен.Если двух циклов недостаточно длядостижения требуемой точности, выполняется еще один цикл,Число Е имеет следующий вид: где Е - разряды за массивом нулей,С выхода ш регистра 5 Е через коммутаторы 7 и 9 поступает на оба входа умножителя 10, и в последнем формируется Е . Одновременно 2 М проходит через коммутатор 8 и в сум" ,маторе 12 формируется сумма 1 пХ; + + 1 п(+У)+ Е которая записьвается в регистр 13. По завершении операйции умножения величина 2 проходит через блок элементов НЕ 11 и поступает на вход коммутатора 8 со сдвигом на один разряд в сторону младших разрядов. Коммутатор 8 пропускает наЕмв вход сумматора 12 величину -, В лсумматоре 12 формируется число 1 пХ=щ 1 пХ, + 1 п(1+ Ж )+ Е,кото.рое записьвается в регистр 13. Сформированная величина 1 пХсчитываетсяс выхода 14,Формула и з обретения 1. Устройство для логарифмирования, содержащее сумматор, первый и5 второй регистры, первый и второй коммутаторы, первый и второй блоки памяти, блок управления, причем выходы старших разрядов первого регистра соединены с адресными входами перво О го блока памяти, выход первого коммутатора соединен с входом первого операнда сумматора, выход которого соединен с информационным входом второго регистра, выход которого соединен с выходом функции устройства, первый, второй, третий и четвертый выходы блока управления соединены соответственно с входами записи первого и второго регистров, управляющими вхо-. дами первого и второго коммутаторов, о т л и ч а ю щ е е с я тем, что, с целью повышения точности вычисления, в него введены третий и четвертый блоки памяти, третий и четвертый ком мутаторы, умножитель и блок элементов НЕ, причем выход первого блока памяти соединен с первым информационным входом второго коммутатора, выходы старших разрядов первого регистра соединены с адресными входами третьего блока памяти, выход которого соеди" нен с первым информационным входом первого коммутатора, выходы средних разрядов первого регистра соединены с адресными входами второго и четвертого блоков памяти, выходы которых соответственно соединены с вторыми информационными входами второго и .первого коммутаторов, третьи информационные входы которых соединены с выходами младших разрядов первого регистра, выходы которого соединены с первым информационным входом третьего коммутатора, вторые информационные входы которого соединены с выходами младших разрядов первого регистра, информационный вход которого соединен с выходом четвертого коммутатора, первый информационный вход которого соединен с входом аргумента устройства, выход второго и третьегокоммутаторов соединены с входами первого и второго сомножителей умножителя, выход которого соединен с входом блока элементов НЕ и вторым информационным входом четвертого коммутатора, выход второго регистра соеди"нен с входом операнда сумматора, выходы блока элементов НЕ соединены сосдвинутыми на один разряд вправо четвертыми информационными входами первого коммутатора, вход запуска устройства соединен с управляющим входом блока управления, пятый, шестой,седьмой и восьмой выходы которого соединены соответственно с управляющимивходами умноютеля, третьего и четвертого коммутаторов, с выходом го"товности данных устройства,2, Устройство по п,1, о т л и ч аю щ е е с я тем, что блок управлениясодержит блок памяти, счетчик, триггер и элемент И, первый вход которого соединен с тактовым входом устройства, вход запуска которого соединенс установочным входом триггера, прямой выход которого соединен с вторымвходом элемента И, выход которого соединен со счетным входом счетчика,выходы которого соединены с адресными входами блока памяти, с первогопо восьмой выходы которого соединенысоответственно с первого по восьмойвыходами блока управления, восьмойвыход блока памяти соединен с входами сброса счетчика и триггера,1388857 Составитель А. ШуляповРедактор Е. Копча Техред м,Дидык Корр Кравцова з 1580/49 Тираж 704 ВНИИПИ Государственного комитета С по делам изобретений и открытий 113035, Иосква, Ж, Раушская наб.;