Синусно-косинусный преобразователь

СЮ 4 С 06 Р 7 548 15 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРГЮДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Институт проблем моделирования в энергетике АН УССР(56) Авторское свидетельство СССР У 1062691, кл. С 06 Р 7/548, 1981.Авторское свидетельство СССР В 1005040, кл. С 06 Р 7/548, 1981. (54) СИНУСНО-КОСИНУСНЬГ 1 ПРЕОБРАЗОВА- ТЕЛЬ(57) Изобретение относится к вычислительной технике, в частности к устройствам для нахождения тригонометрических функций, и может быть использовано в специализированных вычислителях, а также в виде аппаратурныхрасширителей для универсальных цифровых вычислительных машин, Цель изобретения - повышение быстродействия иупрощение преобразователя. С этойцелью изменены связи в устройстве,содержащем блок памяти 1, умножители2 и 3 и сумматоры 4 и 5, 3 ил.1 ЗЗО 62 В Изобретение относится к вычислительной технике, в частности к устройствам для нахождения тригонометрических функций и может быть исполь 15 эовано в специализированных вычислителях, а также в виде аппаратурных расширителей для универсальных цифровых вычислительных машин.Цель изобретения - повышение быст родействия и упрощение преобразователя.На фиг.1 показана функциональная схема преобразователя; на фиг.2 - график преобразования аргумента; на фиг3 - принцип кодирования нарастающих и убывающих функций.Преобразователь содержит блок 1 памяти, умножители 2 и 3 и сумматоры 4 и 5.20В блоке памяти происходит выборка заранее рассчитанных табличных значений по адресу (модулю и знаку входного сигнала) узловых значений синуса и косинуса (первый и второй информа ционные выходы блока памяти соответственно), величины входного аргумента функции синуса и косинуса (третий и четвертый информационные выходы)и знака функций синуса и косинуса (пятый и шестой информационные выходы).С выходов умножителя поступают приращения функций синуса и косинуса.Преобразователь работает следующим образом.Входной сигнал представляется М- разрядным двоичным параллельным кодом - модуль входного сигнала, и знаком. Два старшие разряда определяют номер квадранта, в кот м оп е еляиу х р У оро Р д+1 где А,значение аргумента на левом краю участка;значение аргумента на правом краю участка;приращение аргумента, с(0,13, о =сг +во/2Ч.ос.= ь/2; се 0,2 3;% с 1 - старшие разряды аргумента.Такая организация синусно-косинус- ного преобразователя позволяет реализовать функции синуса и косинуса в четырех квадрантах в виде прямого кода и знака. ется функция синуса и косинуса, аостальные разряды н знак преобразуются в непрерывную форму, график преобразования показан на фиг.2. По стар"шим разрядам вырабатываются узловыезначения функций синуса и косинуса.Приращения функций формируются умножителями, реализующими выражение где у - производная функции;х - младшие разряды аргумента; Р - разрядность приращения.Выходные сумматоры суммируют значения функции в узле и приращение. Если функция с увеличением аргумента возрастает (функция синуса на участлке 0 - в -) то приращение положи тельно и сумматор суммирует две положительные величины, если функция убы 1вающая (косинус на участке 0 - в -),то приращение отрицательно, т.е. приходится суммировать две величины, одна из которых отрицательна. Это обходится кодированием информации: на участках с нарастанием функции в качестве узлового значения используется значение на левом краю участка, а на участках с убыванием - на правом краю, как показано на фиг,З.Таким образом, синусно-косинусный функциональный преобразователь реализует метод кусочно-линейной аппроксимации, имеющий видЭ созо 1 л с Формула изобретенияСинусно-косинусный преобразователь, содержащий блок памяти, первый и второй умножители, первый и второй сумматоры, выходы которых являются выходами значений синуса и косинуса преобразователя соответственно, первый и второй информационные выходы блока памяти соединены с входами первых сомножителей первого и второго умножителя соответственно и с входами первых слагаемых первого и второго сумматора соответственно, выход второго умножителя соединен с входом3 13 второго слагаемого первого сумматора, о т л и ч а ю щ и й с я тем, что, с целью повьипения быстродействия и упрощения преобразователя, выход первого умнолщтеля соединен с входом второго слагаемого второго сумматора, третий информационный выход блока памяти соединен с вторым входом перво 30628го умножителя, четвертый информационный выход блока памяти соединен с вторым входом второго умноаителя, адресный вход блока памяти является входом аргумента преобразователя, выходами знака синуса и косинуса которого являются пятый и шестой информационные выходы блока памяти.330628 Пилипенко оррек Ти осударственного комитетам изобретений и открытийМосква, Ж, Раушская н 3035,Де роизводственно-полиграфическое предприятие, г. Узгород, ул. Проектная, 4 едактор М.Дылынаказ 3583/50 Составитель Н.МатвТехред В. Кадар Подписноа СССР