Устройство для адаптивного сжатия информации

,ллД сжа- сжарвого стро- обрапе бь й институт Паленичка тью. ольется осу- има- отка ство ССС /28, 1982. тво СССРкл. б 08 ыдан 9/28,ыпол- матоского азнас уст(54) УСТРОЙСТВО ДЛЯ СЖАТИЯ ИНФОРМАЦИ (57) Изобретение относи работки и передачи инф АДАПТИВНОГО ся к технике об рмации и может ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельсное по заявке3710938,1984. быть использовано в телеметрии для тия данных. Известные устройства для тия данных методом предсказания порядка характеризуются низким действием за счет последовательной ботки отсчетов либо малой точно В предлагаемом устройстве за счет ис зования конвейерной обработки повыш быстродействие устройства, а за счет ществления кусочно-линейной аппрок ции повышается его точность. Обра отсчетов в предлагаемом устройстве ществляется в арифметическом блоке, в ненном на двух регистрах, трех сум рах и умножителе, выход арифметиче блока соединен с регистрами, предн ченными для считывания информации ройства. 2 ил.Изобретение относится к обработке и передаче информации и может быть использовано в телеметрических системах д я сжа тия данных.Цель изобретения - повышение точности устройства путем обеспечения кусочно- линейной аппроксимации с заданной точностью.На фиг. 1 приведена функциональная схема устройства; на фиг. 2 - функцио. нальная схема арифметического блока.Устройство содержит аналого-цифровой преобразователь (АЦП) 1, хронизатор 2, делитель 3 частоты, счетчик 4, арифметический блок 5, первый и второй сумматоры 6 и 7 (накапливающие сумматоры), блок 8 сравнения, третий регистр 9, первый и второй регистры 10 и 11,Арифметический блок (фиг. 2) содержит первый и второй регистры 12 и 3 сдвига, умножитель 14, первый, второй и третий сумматоры 15 - 17.Устройство работает следующим образом.Входной аналоговый сигнал поступает на информационный вход АЦП 1. В соответствии с частотой дискретизации, которая задается хронизатором 2 и делителем 3 частоты, отсчеты сигнала с выхода АЦП 1 поступают на информационный вход арифметического блока 5. Одновременно тактовые импульсы с выхода делителя 3 частоты поступают на второй (счетный) вход счетчика 4 и на управляющий вход арифметического блока 5.Частота тактовых импульсов на выходе делителя 3 частоты в два раза меньше частоты импульсов на выходе хронизатора 2. В свою очередь, частота импульсов на выходе хронизатора 2 определяется временем задержки накапливающего сумматора и блока сравнения (компаратора), Эти импульсы поступают на первый управляющий вход (вход синхронизации) первого накапливаюгцего сумматора 6 и с соответствукнцей задержкой (на время выполнения операции сложения) - на первый управляющий вход (вход синхронизации) второго накапливающего сумматора 7.В арифметическом блоке 5 отсчеты входного сигнала последовательно записываются в первый 12 и второй 13 регистры и с первого выхода блока 5 поступают на первый регистр 10. Умножитель 14 осуществляет умножение на -1 отсчета сигнала, записанного в регистре 12. Сумматор 15 выполняет суммирование отсчетов с информационного входа блока 5 и с выхода ум нож ителя 14. Одновременно сумматор6 выполняет суммирование отсчетов на выходах умножителя 14 и регистра 13.С выходов сумматоров 15 и 16 результаты суммирования поступают на третий сумматор 17. На выходе сумматора 7 получают конечную разность второго порядкав точке дискретизации ,Л"Г(1,) =1, ) - -2(1;)+(1,+, ), 5где (1, ) отсчет сигнала на выходе регистра 13;(1,) - отсчет сигнала на выходерегистра 12;(1,. ) - отсчет сигнала на выходеАЦП 1.Такую операцию арифметический блок 5выполняет для каждого отсчета входного сигнала в конвейерном режиме, т. е. одновременно выполняется запись отсчетов в 5 регистры 12 и 3, суммирование предыдущих отсчетов, записанных в этих регистрах, сумматорами 15 - 17. С выхода сумматора 17 код конечной разности второго порядка поступает на информационный вход первого накаплизающего сумматора 6.20 Для каждой точки дискретизации на выходе накапливающего сумматора 6 в результате последовательного накопления соответствующих конечных разностей второго порядка получают двоичный код числа 25Я,(1;)= е,+1) - -(1; -х (1+, -- 1) ,где(з) -- текущий отсчет сигнала;(1)последний определенный существенный (неизбыточный) отсчет входного сигнала.С выхода накапливающего сумматора 6код значения Я 1(1,) поступает на информационный вход второго накапливающего сумматора 7. На его выходе получают для каждой точки дискретизации 1, код числаВр,) =1+1) - (.;)1 - (1 - с) (1,+) -:+140 )Модуль текущегс значенияЯ 2 ,)сравнивается в блоке сравнения 8 с пороговым значением б, двичный код которого хранится в регистре 9. Если Я 2,) )6, 45 то на выходе блока 8 сравнения появляется сигнал 1, который поступает на вторые управляющие входы (входы сброса) накапливающих сумматоров 6 и , в результате чего они устанавливаются в нуль.Одновременно сигнал 1 с выхода блока 8 сравнения поступает на вторые входы (входы управления записью) первого и второго регистров 10 и 11 н с некоторой задержкой - на первый вход (вход сброса) счетчика 4.В результате этого в регистр 10 с первого выхода арифметического блока 5 за.писывается код значения определенного от.счета (1;). Во второй регистр 11 с второго выхода арифметического блока 5 записы 13208271 О Формула ггзобретенггя вается код разности 1(г;. г) - 1(1 г). Второй выход арифметического блока является выходом сумматора 15, на котором появляется код разности двух последовательных отсчетов входного сигнала.Выходы регистров 10 и 11, выход счетчика 4, а также выход блока 8 сравнения являются соответствующими выходами устройства. С помощью счетчика 4 определяется длина интервала времени между двумя последовательными отсчетами сигнала,Выход блока 8 сравнения используется для связи с другими устройствами, например, для выдачи сигнала прерывания микропроцессору или сигнала записи выходных значений счетчика 4 и регистров 10 и 11 в буферную память входного сжатого сигнала.Если значение 8(1,) (б, то текущий отсчет сигнала является избыточным и на выходе блока 8 сравнения появляется сигнал О. При этом продолжается накопление значений сумм 8 гг) и Ь(1,) в накапливающих сумматорах 6 и 7.Таким образом, предлагаемое устройство реализует адаптивное сжатие входной информации путем осуществления кусочно- линейной аппроксимации входного сигнала с заданной погрешностью б. Использование дополнительно для представления сжатого сигнала кроме значений существенных отсчетов кода разности Г(1+) - 1 д) позволяет повысить точность восстановления сжатого сигнала, поскольку в этом случае погрешность восстановления сжатого сигнала может превысить 6, но при этом она меньше 26. Предлагаемое устройство обладает повышенным быстродействием за счет конвейерной обработки информации в арифметическом блоке. Частота дискретизации входного сигнала определяется только временем задержки двух накапливающих сумматоров и блока сравнения. В известном устройстве выделяются избыточные отсчеты сигнала путем определения линейных участков входного сигнала, в то время когда в предлагаемом устройстве осуществляется кусочно-линейная аппроксимация с заданной точностью. Кроме того, предлагаемое устройство обладает расширенными функциональными возможностями по сравнению 15 20 25 30 35 40 с известными, в которых осуществляется кусочно-линейная аппроксимация входного сигнала. В этих устройствах выделяются только существенныс сигналы, а в предлагаемом устройстве, кроме того, определяется разность между каждым существенным отсчетом и следующим за ним отсчетом сигнала. Это повышает точность восстановления сжатого воздххха. Устройство для адаптивного сжатия информации, содержащее аналого-цифровой преобразователь, выход которого соединен с информационным входом арифметического блока, первый выход арифметического блока соединен с первым входом первого регистра, блок сравнения, выход которого соединен с первым и вторым входами соответственно счетчика и первого регистра, и хронизатор, управляющие входы аналогоцифрового преобразователя и арифметического блока и второй вход счетчика объединены, информационный вход аналого-цифрового преобразователя является входом устройства, выход первого регистра, выход счетчика и выход блока сравнения являются соответственно первым, вторым и третьим выходами устройства, отличающееся тем, что, с целью повышения точности устройства, в него введены делитель частоты, сумматоры, второй и третий регистры, выход хронизатора соединен с первыми управляющими входами первого и второго сумматоров и через делитель частоты - с управляющим входом аналого-цифрового преобразователя, второй и третий выходы арифметического блока соединены соответственно с первым входом второго регистра и информационным входом первого сумматора, выход которого соединен с информационным входом второго сумматора, выход второго сумматора соединен с первым входом блока сравнения, выход которого соединен с вторым входом регистра и вторыми управляющими входами первого и второго сумматоров, выход третьего регистра соединен с вторым входом блока сравнения, выход второго регистра является четвертым выходом устройства.Щ( льВ.Берес од Р по делушскаяпятне, г. Редактор И. КасаЗаказ 2662/53ВНИИПИ Госуда113Г 1 роизводственн Составит да Техред И. Тираж 543 ственного комитета ССС 35, Москва, Ж - 35, Р полиграфическое предпр