Гибридное вычислительное устройство

(511 6 06 Х 3/О АРСТ 8 ЕННЫЙ КОМИТЕТ СССР М ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ П ИЗОБРЕТЕНИЯ И ТЕПЬСТ(56) 1. Авторское свидетельствоР 690401, кл. 6 06 О 7/02,С 01 й 19/04, 1976.2. Авторское свидетельство СССРВ 842600, кл, 6 01 К 19/04, 1979,3, Левидов В.А. и др. Йзмерениескоростей, М., Изд-.во стандартов,1972, с. 19, рис. 51 (прототип).(54 )(57) ГИБРИДНОЕ ВЫЧИСЛИТЕЛЬНОЕУСТРОЙСТВО, содержащее аналого-цифровой преобразователь, подключенный входом к шине ввода аналоговогосигнала, цифровым выходом - к первому входу сумматора и к информационному входу блока памяти, ауправляющим выходом - к входу блока управления, соединенного выходами с управляющими входами блокапамяти подк,люченного цифровымвыходом к второму входу сумматора,цифровой выход которого является выходом производной сигнала устройства, о т л и ч а ю щ е е с я тем,что, с целью расширения функциональных возможностей устройства за счетопределения минимумов и максимумов входного разнополярного сигнала, в него дополнительно введеныэлементы И и ИЛИ, формирователь т К АВТОРСКОМУ С, 8019 А импульсов и группа элементов И, вы-"ходы которых являются выходом значения экстремума сигнала устройст" ра, первые входы подключены к выКоду первого элемента ИЛИ, а вторые входы - к цифровому выходу блока памяти, соединенного прямым выходом знакового разряда с первыми входами первого и второго элементов И, а инверсным выходом знакового разряда - с первыми входами треьего и четвертого элементов И, причем первый элемент И подключен вторым входом к второму входу третьего элемента И и к первому выходу формирователя импульсов, а выходомк первому входу второго элементаИЛИ, соединенного выходом с первым входом первого элемента ИЛИ, а вторым входом - с выходом четвертого элемента И, подключенного вторым входом к второму выходу формирователя импульсов и к второму входу второго элемента И, соединенного вы-ходом с первым входом третьего эле-. мента ИЛИ, второй вход которогоподключен к выходу .третьего элемента И, а выход - к второму вхо" ду первого элемента ИЛИ, причем Яфф вход формирователя импульсов соединен с прямым выходом знакового разряда сумматора, авыходы второ- Я го и третьего элементов ИЛИ являются выходами сигналов достижениямаксимума и минимума соответственноИзобретение относится к автоматике и вычислительной технике, вчастности к устройствам для определения экстремумов и дифференцирования сигналов, представленныхв аналоговой или цифровой форме.Известно вычислительное устройство для определения моментов достижения минимумов и максимумов сигнала, содержащее генератор импульсов, преобразователь аналог " частота, блок управления, элементы И,ИЛИ и НЕ, триггеры, формирователиимпульсов, элементы задержки,счетчики и блок сравнения кодов 1Недостатком устройства являются ограниченные функциональные возможности, так как оно не позволяет определять экстремумы разнополярного сигнала и не позволяет вычислять производную сигнала,Известно также вычислительноеустройство для определения экстремумов функций,.содержащее генераторимпульсов, элементы И и ИЛИ, инверторы, триггер, компаратор, счетчики и цифро-аналоговый преобразователь 2.Недостатксм данного устройстватакже являются ограниченные функциональные возможности.Наиболее близким к изобретениюпо технической сущности являетсягибридное вычислительное устройство, содержащее аналого-цифровойпреобразователь, подключенный входом к шине ввода аналогового сигнала, цифровым выходом - к первомувходу сумматора и к информационному входу блока памяти, а управляющим выходом - к входу блока управления, соединенного выходами с управляющими входами блока памяти,подключенного цифровым выходомк второму входу сумматора, цифровой выход которого является выходомпроизводной сигнала, а управляющийвход соединен с выходом блока управления, Данное устройство предназначено для вычисления производной входного сигнала и может бытьтакже использовано для Фиксацииэкстремальных значений входного сиг-.нала по моментам равенства нулю те,кущего значения производной 3.Однако зто устройство характеризуется ограниченностью своих функциональных возможностей, так каконо не позволяет определять минимумы и максимумы экстремальныхзначений разнополярного входногосигнала.Цель изобретения - расширениефункциональных возможностей устройства за счет определения минимумови максимумов входного разнополярно-.го сигнала.С этой целью в гибридное вычислительное устройство, содержащее аналого-цифровой преобразователь,,подключенный входом к шине вводааналогового сигнала, цифровым выходом - к первому входу сумматора ик информационному входу блока памятиа управляющим выходом - к входублока управления, соединенного выходами с управляющими входами блока памяти, подключенного цифровымвыходом к второму входу сумматора,цифровой выход которого являетсявыходом производной сигнала устройства, дополнительно введены элементы И и ИЛИ, формирователь импульсон и группа элементов И, выходы которых являются выходом значения экстремума сигнала устройства/первые входы подключены к выходупервого элемента ИЛИ, а вторыевходы - к циФровому выходу блока памяти, соединенного прямым выходом20 знакового разряда с первыми входами первого. и второго элементовИ, а инверсным выходом знаковогоразряда - с первыми входами третьего и четвертого элементов И, при 25 чем первый элемент И подключен вторым входом к второму входу третьего .элемента И и к первому выходуформирователя импульсов, а выходом -к первому входу второго элементаИЛИ, соединенного выходом с первымвходом первого элемента ИЛИ, а вто"рым входом - с выходом четвертогоэлемента И, подключенного вторымвходом к второму выходу формирователя импульсов и к второму входу второго элемента И, соединенного выходом с.первым входом третьего,элемента ИЛИ, второй вход которогоподключен к выходу третьего элемента. И, а выход - к второму входу40 первого элемента ИЛИ, причем нходформирователя импульсов соединенс прямым выходом знакового разрядасумматора, а выходы второго и третьего элементов ИЛИ являются ныхода 45 ми сигналов достижения максимумаи минимума соответственно,На Фиг. 1 изображена блок-схемагибридного вычислительного устройства; на Фиг. 2 - схема формирователя импуль сов аГибридное вычислительное устройство (Фиг, 1) содержит аналого-цифровой преобразователь 1, подключенный входом к шине 2 ввода аналогового сигнала, цифровым выходомк первому входу сумматора 3 и к информационному входу блока 4 памяти,а управляющим выходом - к входублока 5 управления. Блок 5 соединен выходом с управляющими входами60 блока 4 памяти, подключенного цифровым выходом к второму нходу сумматора 3, цифровой выход которогоявляется выходом б производной сигнала. Группа 7 элементов И, выходы65 которых являются выходом 8 значения экстремума сигнала, подключены первыми входами к выходу первого элемента ИЛИ 9, а вторыми входами - к цифровому выходу блока 4 памяти.Блок 4 соединен прявым выходом знаковогоразряда с первыми входами первого . 5и второго элементов И, 10 и 11,а инверсным выходом знаковогоразряда - с первыми входами третьегои четвертого элементов И 12 и 13.Первый элемент И 10 подключенвторым входом к второму входу третьего элемента И 12 и к первомувыходу 14 формирователя 15 импу-льсов, а выходом - к первому входу второго элемента ИЛИ 16. ЭлементИЛИ 16 соединен выходом с первымвходом элемента ИЛИ 9, а вторымвходом - с выходом четвертого элемента И 13, подключенного вторымвходом к второму выходу 17 Формирователя 15 импульсов и к второму 20входу второго элемента И 11. Вы"ход элемента И 11 соединен с первым входом третьего элемента ИЛИ18, второй вход которого подключен к выходу элемента И 12, а выход - к второму входу элементаИЛИ 9. Вход формирователя 15 импульсов соединен с прямым выходомзнакового разряда сумматора 3, авыходы второго и третьего элементов З 0ИЛИ 16 и 18 являются выходами 19 и20 сигналов достижения максимумаи минимума соответственно,Блок 4 памяти фиг, 1 )содержитпервйй и второй регистры 21 и 22,причем регистр 21 подключен информационным входом к информационному входу блока 4, выходом - к информационному входу регистра 22,входом управления записью - к первому управляющему входу блока 4 и 40к входу управления считыванием регистра 22, а входом управлениясчитыванием " к второму управляющемувходу блока 4 и к входу управлениязаписью регистра 22, выход которого соединен с цифровым выходомблока 4.Блок 5 управления ( фиг. 1содержит делитель 23 частоты с переменнымкоэффициентом деления и элемент 24задержки, выходы которых являютсявыходами блока 5, причем вход элемента 24 задержки соединен с выходом делителя 23, подключенного входом к входу блока 555Формирователь 15 импульсов (фиг.2содержит восемь элементов И-НЕ25-32, причем первый, второй итретий элементы И-НЕ 25, 26 и 27включены последовательно, входыэлемента И-НЕ 25 соединены с вхо-60дом формирователя 15, а выход элемента И-НЕ 27 подключен к первомувходу четвертого элемента И-НЕ 28со;.диненного вторым входом с вход в; формирователя 15, а выходом - 65 с входами пятого элемента И-НЕ 29, выход которого является вторым выходом 17 формирователя 15. Шестой элемент И-НЕ 30 подключен входами к выходу элемента И-НЕ 27. а выходом - к первому входу седьмого элемента и-.не 31, соединенного вторым входом с выходом элемента И 25, а выходом - с входами восьмого элемента И-НЕ 32, выход которого является первым выходом 14 Формирователя 15.Устройство работает следующимобразом.В текущий момент времени, соответствующий окончанию преобразова" ния входного сигнала в код в преобразователе 1, на первый вход сумматора 3 и на информационный входблока 4 памяти с цифрового выхода преобразователя 1 поступает параллельный цифровой код входного сигнала. Одновременно с этим сигнал окончания преобразования с управляющего выхода преобразователя 1 поступает на вход блока 5 управления, По этому сигналу блок 5, в котором делитель 23 используется только при необходимости изменения временного масштаба дифференцирования, сигналом с выхода делителя 23 разрешает запись информации от преобразователя 1 в регистр 21 блока 4 памяти и одновременное считывание информации с регистра 22 блока 4 памяти в сумматор 3. После этого сигналом с выхода элемента,24.задержки блока 5 управления производится считывание информации из регистра 21 в ре-: гистр .22. Таким образом на сумматор 3 поступает текущая информация из аналого-цифрового преобразователя 1 и информация, выделенная преобразователем 1 в предыдущем такте. На цифровом выходе сумматора 3, работающего в режиме вычитания, получается результат приращения входного сигнала за время, равное или пропорциональное в случае использования делителя 24 частоты ) такту измерения преобразователя 1, т,е. производная входного аналогового сигнала. Для дифференцирования входного сигнала, представ. ленного в цифровой форме, могут быть использованы фиг. 1 ) шина Э 3 ввода цифрового сигнала и управляющая шина 34.Экстремальные значения входного сигнала определяются по моментам .изменения знака производной вход" .ного сигнала следующим образом,Пусть входной сигнал положите,льный (в знаковом разряде выходного кода блока 4 памяти - нуль ), При изменении знака производной с положительного на отрицательный (в знаковом разряде сумматрра 3переход из нуля в единицу ) на втором выходе 17 Формирователя импульсов появляется положительный импульс, который через элемент И 13 и элемент ИЛИ 16 поступает на выход 19 сигнала достижения максиму.ма и через элемент ИЛИ 9 - на грл- пу 7 элементов И, разрешая съем мак симального значения входного сиг" нала с блока 4 памятиПри изменении знака производной с отрицательного на положительный на первом выходе 14 формирователя 15 импульсов появляется положительный импульс. Этот импульс через элемент И 12 и элемент ИЛИ 18 поступает на выход 20 сигнала достижения минимума и через элемент ИЛИ 9 - на группу 7 элементов И, разрешая считывание с блока 4 памяти минимального значения входного сигнала.Аналогичным образом работает устройство при отрицательном входном сигнале. Входной сигнал прини-, маег максимальное значение (по абсолютной величине при изменении знака производной с отрицательного на положительный (в знаковом разряде сумматора 3 переход с единицы на нуль ). При этом появляется импульс на первом выходе 14 формирователя 15 импульсов и через элемент И 10 (в знаковом разряде блока 4 памяти - единица ) и элемент ИЛИ 16 поступает на выход 19 сигнала достижения максимума и через элемент ИЛИ 9 - на группу 7 элементов И, разрешая считывание с блока 4 максимального значения сигнала.Формирователь 15 импульсов рабо"тает следующим образом, Если навходе Формирователя 15 высокий потенциал (логическая "1 ф), тогдана выходах 17 и 14 - низкий потенциал (логический ф 0" ). При изменении входного сигнала формирователя 15 с единицы.на нуль на выходеэлемента И-НЕ 31 появляется импульс, длительность которого определяется временем задержки элементовИ-НЕ 26, 27 и 30. Элемент И-НЕ 32инвертирует полученный импульс, врезультате на выходе 14 формирователя Формируется положительныйимпульс. При изменении входного потенциала формирователя 15 с нуляна единицу на выходе элемента 20 И-НЕ 28 Формируется импульс, длит. тельность которого определяетсясуммарной задержкой на элементахИ-НЕ 25, 26 и 27, и на выходе 17формирователя появляется положите льный импульс.Таким образом, предлагаемое устройство по сравнению с прототипомобладает более широкими функциональными возможностями за счетопределения как минимальных, таки максимальных значений входногоразнополярного сигнала, Указанноеобстоятельство позволяет расширитьобласть применения устройства иобуславливает технико-зкономическуюэффективность его возможного использования.1029193 Составитель С. КазинРедактор Т, ПарФенова Техред С.Мигунова ор А, Тяско К одписР аэ 4 Филиал ППППатент", г. Ужгород, ул. Проектная 3/48 Тираж 7 ВНИИПИ Государстве по делам изобре 113035, Москва, Жб Пного комитета СССений и открытийРаушская наб., д.4