Устройство для управления обменом информацией

СООЭ СОВЕТСНИХСООИАЛИСТИЧЕСКИ БЛИН 51)4 С 13 Й КОМИТЕТ И ОтНРЫТИЯ ГОСУДАРСТВЕНПО ИЗОБРЕТЕНПРИ ГКНТ СССР РЕТЕНИ У Е ь ункциониров ых систем в мно" низм трукг.3 -фратод с ОПИСАНИЕ Н АВТОРСКОМУ СВ(56) Авторское свидетельство СССР У 739516, кл, С 06 Р 13/00, 1980,Авторское свидетельство СССР В 881722, кл, С 06 Г 13/00, 1981. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ОБМЕ НОМ ИНФОРМАЦИЕЙ(57) Изобретение относится к вычис. - лительной технике и может быть использовано в вычислительных систеИзобретение относится к вычисли тельной технике и может быть испол эовано в вычислительных системах, например коммуникационных мультипроцессорных комплексах, в которых требуется введение очередей заданий и заявок на обслуживание, а та же осуществление синхронизации пр цессов и процессоров через механиэ очередей. Эффективность фтаких вычислительнгом зависит от реализации мехочередей.Целью изобретения являетсявышение быстродействия и сокраппаратурных затрат.На фиг.1 и 2 пре ставленатурная схема устрой тва; на фструктурная схема первого деши мах, например коммуникационных мультипроцессорных комплексах, в которыхтребуется ведение очередей заданийи заявок на обслуживание, а такжеосуществление синхронизации процессов и процессоров через механизмочередей. Целью изобретения является повышение быстродействия и сокращение аппаратурных затрат. Устройство содержит три дешифратора, двасчетчика 1 три блока памяти, буферную память, четыре регистра, реверсивный счетчик, передатчик, триг"гер, генератор импульсов, два элемента И, дешифратор адреса, магистральный приемник, магистральныйпередатчик. 11 ил. Г ра; на фиг.4 - структурная схема .второго дешифратора; на фиг.5 - временная диаграмма работы первого ивторого дешифраторов в режиме начального сброса; на фиг,6 - то же, врежиме постановки элемента очередив пустую очередь; на фиг,7 - то же,в режиме постановки элемента очереди в непустую очередь;на фиг.8 -то же, в режиме извлечения элементаочереди из непустой очереди; наФиг,9 - временная диаграмма работывторого дешифратора в режиме извлечения элемента очереди из пустой очереди; на фиг.10 - то же, в режимеполучения текущей длины очереди; нафиг,11 - временная диаграмма работы первого и второго дешифраторов врежиме разрушения очереди.6020ной операционной системы. Все стра-ницы общей памяти имеют сквозную нумерацию, Операционная система построена таким образом, что каждый процессор системы, закончив выполнение оче-,редного задания, ставит это задание(те. номер этого задания) в очередьи берет из очереди следующее. Такимобразом, любой процессор системыможет выполнять любое задание. Парал"лельно выполняется столько заданий,сколько работает процессоров. Каждыйпроцессор, работая со страницамипамяти данных, отработав свою частьинформации, ставит эту страницу (номер этой страницы) в очередь на обработку в тот или иной процесс, и изсвоей входной очереди берет следующую информацию на обработку. Такимобразом, достигается конвеернаяобработка информации и синхронизации процессов в мультипроцессорнойсреде,Устройство для обмена информацией в макетах вычислительной системы позволяет поддерживать 512 оче-/редей с 1023 элементами очереди.Поэтому объем третьего 37, второго38 и первого 45 блоков памяти составляет 512 Х 10 бит каждый, аобъем буферной памяти 36 составляет 1024 Х 10 бит.В мультипроцессорной системеустройство для обмена информациейимеет следующие адреса: 154000-155776 - для операций с постановкой и извлечением из очереди (первые адреса очереди)," 56000 15777 - для операций чтения длиныочереди и разрушения очереди (вторые адреса очереди).Длительность цикла постановкив очередь или извлечения из очереди составляет 4-5 мкс (для ЭВМ"Электроника"), а длительностьчтения длины очереди или ее разрушения составляет 3-3,5 мкс, т.е.такая же, как и длительность чтения (записи) обычной ячейки памяти.Дешифраторы 1 и 2 устроены иработают следующим образом,Первый - девятый входы первогодешифратора параллельно соединеныс соответствующими входами второгодешифратора и соединены со следующими элементами устройства:входы 47 и 48 соединены с первыми вторым выходами счетчика 3; 9 15134 формационной шины 20 в блок 37 памяТи, а импульс в цепи 29 - с выхода реверсивного счетчика 44 в блок 45 памяти. По концу второго импульса с выхода элемента И 9 счетчик 3 пере 5 одит во второе состояние, в котоом дешифратор 2 устанавливает сигал в цепь 18 ответа и этим сигнаом закрывает элемент И 9, ЭВМ, почив сигнал по цепи 18 ответа, сниает свои сигналы обращения. Уст-, ойство переходит в исходное состояе. Таким образом, ЭВМ за один кл записи обнулит адресуемую очеедь, И теперь при чтении этой очееди по первому адресу ЭВМ получит оль как признак пустой очереди, а о второму адресу ЭВМ прочтет нулеую длину очереди. Очевидно, что 20 оличество адресуемых очередей (каалов обмена информацией) в устройтве зависит от объема блоков ОЗУ,быстродействие - от типа элеменной базы и частоты тактового генеатора. Так, третий 37 и первый 45 локи памяти должны содержать стольо слов, сколько необходимо каналов обмена информацией, а буферная пафть 36 должна содержать столько30слов, сколько элементов может быть выстроено в одну очередь. Частота генератора 8 импульсов выбирается из , уловия, что длительность импульса дЬлжна быть достаточной для надежной записи информации в блоки памяти, а 35ительность паузы должна учитывать время срабатывания дешифраторов и вемя выборки адреса блоков памятиОписанное устройство для обмена информацией используется в макетах 40 мНогопроцессорной вычислительной системы,предназначенной для построения нв ее основе коммуникационных комп 1 тексов вычислительной сети и сети передачи данных с коммутацией пакетов. Многопроцессорная вычислительная система представляет собой набор параллельно работающих ЭВМ т 9 па "Электроника 60", имеющих свое ОИРУ и имеющих окно на выход в шину общего доступа, к которой подключены странично организованная память процессов, странично организованная пмять данных и адаптеры внешних связй, и устройство для обмена инфор марцией, называемое контроллером сисков, которое является аппаратной поддержкой специально разработан 21 15вход 49 дешифраторов соединен свыходом триггера 11 и является входом,инициирующим перевод дешифраторов в режим сброса;вход 50 дешифраторов соединен сцепью "Ввод" устройства и являетсявходом, инициирующим чтение из устройства;вход 51 дешифраторов соединенс цепью Вывод устройства и является входом, инициирующим запись вустройство;вход 52 дешифраторов .соединенс цепью синхронизации и являетсявходом, сигнализирующим об обращении ЭВМ к устройству;вход 53 дешифраторов соединенс вторым выходом дешифратораадреса и является входом обращения кустройству по первому адресу очереди;вход 54 дешифраторов соединенс первым выходом дешифратора 7 адреса и является входом обращенияк устройству по второму адресу очереди;вход 55 дешифраторов соединенс выходом регистра 41, в которомпри обращении к устройству фиксируется признакпустой очереди (55 =- ф - адресуемая очередь не пустая,55 = 1 - .адресуемая очередь пустая).Сигналы, поступающие на первый -девятый входы первого и второгодещифраторов, инвертируются в соответствующих группах элементов НЕ 56и поступают вместе с прямыми сигналами вматрицу 57 элементов И дешифратора 1 и матрицу 79 элементовИ дешифратора 2.Матрица 79 элементов И дешифратора 2 предназначена для анализа состояния сигналов на входах 47-551соответствующих определенному режиму, циклу работы или состоянию. устройства,Сигнал на выходе первого элемента И 80 появляется при комбинациисигналов на входах 47-55, соответствующей режиму "Сброс устройства",т.е. тогда, когда появится активныйсигнал на входе 49 дешифратора независимо от уровня сигналов на остальных его входах.Сигнал с выхода первого элемента И 80 поступает на вход десятого108 элемента ИЛИ матрицы 98.Сигналы с выходов остальных элементов И матрицы 79 могут появить 13460 . 22ся только при отсутствии сигнала навходе 49 дешифратора.Сигнал на выходе второго элемента И 81 появляется при комбинации5 сигналов на входах 47-55, соответствующей исходному состоянию устройства, т.е. при отсутствии обращения к устройству со стороны10ЭВМ (нет сигнала на входе 52),Сигнал с выхода второго элемента И 81 поступает на входы первого99, третьего 10 и девятого 107 элементов ИЛИ матрицы 98 .Сигнал на выходе третьего элемента И 82 появляется при комбинациисигналов на входах 47-55,соответствующей началу цикла обращения ЭВМк устройству, т.е. сигнал об обращении к устройству от ЭВМ поступил(52 = 1), но нет еще признака типаинициируемой операции - чтения (50 == 1 Р) или записи (51 = Ф),Сигнал с выхода третьего элемента И 82 поступает на входы первого99 и третьего 101 элементов ИЛИматрицы 98,Сигнал на выходе четвертого элемента И 83 появляется при комбинациисигналов на входах 47-55, соответствующей циклу начальной выборкиустройства (47 = ф, 48 = ф) при обращении к устройству (52 = 1) соперацией записи (50 = Ф, 51 = 1)по первому адресу очереди (53 = Ф,35 54 = Ф), что соответствует режимупостановки элемента в очередь.Сигнал с выхода четвертого элемента И 83 поступает на вход третьего101 элемента ИЛИ матрицы 98.40 Сигнал на выходе пятого элементаИ 84 появляется при комбинации сигналов на входах 47-55, соответствующей первому состоянию (47 = 1, 48 == Ф) операции записи в устройство45 (50 = Ф, 51 = 1, 52 = 1) по первомуадресу очереди (53 = 1, 54 = Ф ), ипрп наличии признака пустой очереди(55 = 1), что соответствует режимупостановки элемента в пустую оче 50, редь,Сигнал с выхода пятого элементаИ 84 поступает на вход третьего 101элемента ИЛИ матрицы 98,Сигнал на выходе шестого элемен 55 та И 85 появляется при комбинациисигналов на входах 47-55, соответ.ствующей,второму состоянию (47 = Ф,48 = 1) операции записи в устройство (50 = Ф, 5 1 = 1, 52 = 1) по= Р), что соответствует режиму постановки элемента в очередь.Сигнал с выхода шестого элемента: И 85 поступает на вход пятого 103элемента ИЛИ 98 матрицы.Сигнал на выходе седьмого элемента И 86 появляется при комбинации сигналов на входах 47-55, соответствующей третьему состоянию(47 = 1, 48 = 1) операции записив устройство (50 = 0, 51 = 1, 52- 1) по первому адресу очереди (531, 54 = Ф), что соответствует режиму постановки элемента в очередь.Сигнал с выхода седьмого элемента И 86.поступает на вход второго100 элемента ИЛИ матрицы 98,Сигнал на выходе восьмого элемента И 87 появляется при комбинациисигналов на входах 47-55, соответствующей первому состоянию (47 = 1,48 = Ф) операции записи в устройство (50 = Ф, 51 = 1, 52 = 1) попервому адресу очереди (53 = 1, 54= Ф), что соответствует режиму постановки элемента в непустую очередь.Сигнал с выхода восьмого элемента И 87 поступает на вход третьего101 и восьмого 105 элемента ИЛИ матрицы 98.Сигнал на выходе девятого элемента И 88 появляется при комбинации, сигналов на входах 47-55, соответ ствующей циклу начальной выборкиустройства (47 = ф, 48 = ф) при обращении к устройству (52 = 1) с опе, рацией чтения из устройства (50 = 1,5 1 = д, 52 = 1) по первому адресуочереди (53 = 1, 54 = 6), что соответствует режиму извлечения элемента из очереди,Сигнал с выхода девятого элемента И 88 поступает на вход третьего101 элемента ИЛИ матрицы 98.Сигнал на выходе десятого элемента И 89 появляется при комбинациисигналов на входах 47-55,соответствующей первому состоянию (47 = 1,48 = ф) операции чтения из устройства (50 = 1, 51 = Ф, 52 = 1) попервому адресу очереди (53 = 1, 54= ф) и при отсутствии признака пустой очереди (55 = Ф), что соответствует режиму извлечения элемента из. непустой очереди,Сигнал с выхода десятого элементаИ 89 поступает на входы четвертого3460 24 15 20 25 30 35 40 45 50 55 102, шестого 104 и восьмого 106 элементов ИЛИ матрицы 98.Сигнал на выходе одипнадцатого элемента И 90 появляется при комбинации сигналов на входах 47-55, соответствующей второму состоянию (47 =Ф, 48 = 1) операции чтения из устройства (50 = 1, 51 = 6, 52 =1) по первому адресу очереди (53 = 1, 54 = Ф) и при отсутствии признака пустой очереди (55 = ф), что соответствует режиму извлечения эле- мента из непустой очереди.Сигнал с выхода одиннадцатого элемента И 90 поступает на входы четвертого 102, шестого 104 и восьмого 106 элементов ИЛИ матрицы 98,Сигнал на выходе двенадцатого элемента И 91 появляется при комбинации сигналов на входах 47-55, соответствующей третьему состоянию (47 = 1, 48 = 1) операции чтения из устройства (50 = 1, 51 = Ф, 52 - 1) по первому адресу очереди (531, 54 = ф) и при отсутствии признака пустой очереди (55 = Ф), что соответствует режиму извлечения элемента из непустой очереди.Сигнал с выхода двенадцатого элемента И 91 поступает на входы второго 100, четвертого 102, шестого 104 и восьмого 106 элементов ИЛИ матрицы 98.Сигнал на выходе тринадцатого элемента И 92 появляется при комбинации сигналов.на входах 47-55, соответствующей первому состоянию (47 = 1, 48 = Ф) операции чтения из устройства (50=1, 51=ф, 52=1) по первому адресу очереди (53 = 1, 54 = Щ) и при наличии признака пустой очереди (55 = 1), что соответствует режиму извлечения .элемента из пустой очереди.Сигнал с выхода тринадцатого элемента И 92 поступает на входы второго 100, четвертого 102 и шестого 104 элементов ИЛИ матрицы 98.Сигнал на выходе четырнадцатого элемента И 93 появляется при комбинации сигналов на входах 47-55,соответствующей циклу начальной выборки устройства (47 = Ф, 48 = Ф) при обращении к устройству (52 = 1) с операцией чтения (50 = 1, 51 = Ф) по второму адресу очереди (53 = Ф 541), что соответствует режиму чтения длины очереди.1513460 25Сигнал с выхода четырнадцатогоэлемента И 93 поступает на вход третьего 101 элемента ИЛИ матрицы 98.Сигнал на выходе пятнадцатогоэлемента И 94 появляется при комбина 5ции сигналов на входах 47-55, соответствующей первому состоянию (47 =1, 48 = Ф) операции чтения из устройства (50 = 1, 51 = Ф, 52 = 1) повторому адресу очереди.(53 = Ф, 54 =1), что соответствует режиму чтения длины очереди.Сигнал с выхода пятнадцатого элемента И 94 поступает на входы второго 15100, четвертого 102 и одиннадцатого 109 элементов ИЛИ матрицы 98.Сигнал на выходе шестнадцатогоэлемента И 95 появляется при комбинации сигналов на входах 47-55, соответствующей циклу начальной выборки устройства (47 = Ф, 48 = Ф) приобращении к устройству (52 = 1) соперацией записи (50 = Ф, 51 = 1) повторому адресу очереди (53 = Р, 54- 1), что соответствует режиму разрушения очереди.Сигнал с выхода шестнадцатого элемента И 95 поступает на вход третьего 101 элемента ИЛИ матрицы 98.Сигнал на выходе семнадцатогоэлемента И 96 появляется при комбинации сигналов на входах 47-55, соответствующей первому состоянию(47 = 1, 48 = Ф) операции записив устройство (50 = Ф, 5 1 = 1, 52 =- 1) по второму адресу очереди (53 == Ф ,54 = 1), что соответствует режиму разрушения очереди.Сигнал с выхода семнадцатогоэлемента И 96 поступает на вход десятого 108 элемента ИЛИ матрицы.98Сигнал на выходе восемнадцатогоэлемента И 97 появляется при комбинации сигналов на входах 47-55, соответствующей второму состоянию (47= ф, 48 = 1) операции записи в устройство. (50 = ф, 51 1., 52 = 1) повторому адресу очереди (53 = Ф,54 = 1), что соответствует режимуразрушения очереди.Сигнал с выхода восемнадцатогоэлемента И 97 поступает на вход вто-.рого 100 элемента ИЛИ матрицы 98,Матрица 98 второго дешифраторапредназначена для получения сигналов 55управления на выходах 110-120 приналичии определенных условий на еевходе26Сигнал с выхода 110 второго дешифратора предназначен для разрешения записи информации с первой информационной шины 20 устройства врегистр 39; с выхода блока 37 памяти - в регистр 40; признак пустойочереди с выхода дешифратора 43 - врегистр 41; с выхода блока 38 памяти в . в регистр 42 и с выхода блока45 памяти - в реверсивный счетчик44. Кроме того, сигнал с выхода 110дешифратора 2 сбрасывает счетчик3 в нулевое состояние,Сигнал на выход 110 дешифратора2 поступает с выхода первого 99 элемента ИЛИ матрицы 98 при условии наличия сигналов с выхода второгоИЛИ 81 и третьего 82 элементов И матрицы 79.Сигнал с выхода 111 дешифратора2 предназначен для выдачи ответав ЭВМ о завершении текущей операции,Кроме того, этот сигнал закрываетэлемент И 9 и сигналы с выхода генератора не поступают на входы счетчика 3 и дешифратора 1.Сигнал на выход 111 дешифратора 2поступает с выхода второго 100 элемента ИЛИ матрицы 98 при условииналичия сигналов с выхода седьмогоИЛИ 86, двенадцатого 91 или тринадцатого 92, или пятнадцатого 94,или восемнадцатого 97 элементов Иматрицы 79.Сигнал с выхода 112 дешифратора2 предназначен для разрешения приема адреса данных из системной магистрали в первую информационную шину 20 устройства через магистральный приемник 5.Сигнал на выход 112 дешифратора2 поступает с выхода третьего 101элемента ИЛИ матрицы 98 при условии наличия сигналов с выхода второго 81 или третьего 82, или четвертого 83, нли пятого 84, или восьмого 87, или девятого 88, или четырнадцатого 93, или шестнадцатого 95элементов И матрицы 79.Сигнал с выхода 113 дешифратора2 предназначен для разрешения выдачи данных с второй информационнойшины 34 устройства в системную магистраль через магистральный передатчик 6.Сигнал на выход 113 дешифратора2 поступает с выхода четвертого 102элемента ИЛИ матрицы 98 при условии. 27151346наличия сигналов с выхода десятого89 или одиннадцатого 90, или двенадцатого 91, или тринадцатого 92,или пятнадцатого 94 элементов И матрицы 79,Сигнал с выхода 114 дешифратора 2предназначен для разрешения выдачиданных, хранящихся в регистре 39устройства, во вторую информационную шину 34.Сигнал на выход 114 дешифратора2 поступает с выхода пятого 103элемента ИЛИ матрицы 98 при условииналичия сигнала с выхода шестого85 элемента И матрицы 79.Сигнал с выхода 115 дешифратора2 предназначен для разрешения вы-.дачи данных, хранящихся в регистре40 устройства, во вторую информационную шину 34.Сигнал на выход 115 дешифратора2 поступает с выхода шестого 104 элемента ИЛИ матрицы 98 при условии наличия сигналов с выхода десятого, 89или одиннадцатого 90, или двенад-цатого 91, или тринадцатого 92 эле,мента И матрицы 79.Сигнал с выхода 116 дешифратора2 предназначен для разрешения выдачи, данных, хранящихся в регистре 42 уст, ройства,. во вторую информационнуюшину 34. Сигнал на выход 116 дешифратора2 поступает с выхода седьмого 105 элемента ИЛИ матрицы 98 при условии ,наличия сигнала с выхода восьмого 87 элемента И матрицы 79.Сигнал с выхода 117 дешифратора 2 предназначен для разрешения выдачи данных, хранящихся в буферной памяти 36 устройства, в первую инФормационную шину 20.Сигнал на выход 117 дешифратора 2 поступает с выхода восьмого 106 элемента ИЛИ матрицы 98 при условии наличия сигналов с выхода десятого 89 или одиннадцатого 90, или двенадцатого 91 элемента И матрицы 79.Сигнал с выхода 118 дешифратора 2 предназначен для разрешения записи информации с первой информационной шины 20 устройства в счетчик 4.Сигнал на выход 118 дешифратора 2 поступает с.выхода девятого 107элемента ИЛИ матрицы 98 при условии наличия сигнала с выхода второго 81 элемента И матрицы 79,354045505 с 0 28Сигнал с выхода 119 дешифратора2 предназначен для сброса реверсивного счетчика 44 устройства в нулевое состояние,Сигнал на выход 119 дешифратора2 поступает с выхода десятого 108элемента ИЛИ матрицы 98 при условииналичия сигналов с выхода первого80 или семнадцатого 96 элементов Иматрицы 79,Сигнал с выхода 120 дешифратора2 предназначен.для разрешения выдачиданных с выхода реверсивного счетчика 44 устройства во вторую информационную шину 34 через передатчик46.Сигнал на выход 120 дешифратора2 поступает с выхода одиннадцатого109 элемента ИЛИ матрицы 98 при условии наличия сигнала с выхода пятнадцатого 94 элемента И матрицы 79.Матрица 57 элемента И дешифратора 1 имеет такое же назначение, каки матрица 79 элементов И дешифратора 2.Сигнал на выходе первого элемен"та И 58 матрицы 57.элементов И дешифратора 1 вырабатывается по такому же условию, как и на выходе первого элемента И 80 матрицы 79 дешифратора 2.Сигнал с выхода первого элемента И 58 поступает на входы первого66, второго 67 и шестого 71 элементов ИЛИ матрицы 65 дешифрато, ра 1.Сигнал на выходе второго элемента И 59 матрицы 57 .элементов И дешифратора 1 вырабатывается по такому же условию, как и на выходе пятого элемента И 84 матрицы 79 дешнфра-.тора 2.Сигнал с выхода второго элементаИ 59 поступает на входы второго 67и третьего 68 элементов ИЛИ матрицы65 дешифратора 1.Сигнал на выходе третьего элемента И 60 матрицы 57 дешифратора 1 вырабатывается по такому же условию,как и на выходе десятого элементаИ 89 матрицы 79 дешифратора 2.Сигнал с выхода третьего элементаИ 60 поступает на входы второго67 и пятого 70 элементов матрицы 65дешифратора 1.Сигнал на выходе четвертого элемента И 61 матрицы 57 дешифратора 1вырабатывается потакому же условию,как и на выходе семнадцатого элемента И 96 матрицы 79 дешифратора 2.Сигнал с выхода четвертого элемента И 61 поступает на входы второго 67 и шестого 1 элементов ИЛИ матрицы 65 дешифратора 1.Сигнал на выходе пятого элемента И 62 матрицы 57 дешифратора 1 вырабатывается по такому же условию, как и на выходе восьмого элемента И 87 матрицы 79 дешифратора 2.Сигнал с выхода пятого элемента И 62 поступает на входы третьего 68 и четвертого 69 элементов ИЛИ матри 15 цы 65 дешифратора 1.Сигнал на выходе шестого элемента И 63 матрицы 57 дешифратора 1 вырабатывается по такому же условию, как и на выходе шестого элемента И 85 матрицы 79 дешифратора 2Сигнал с выхода шестого элемента И 63 поступает на входы четвертого 69 и шестого 71 элементов ИЛИ матрицы 65 дешифратора 1.25Сигнал на выходе седьмого элемента И 64 матрицы 65 дешифратора 1 вырабатывается по такому же условию, как и на выходе одиннадцатого элемента И 90 матрицы 79 дешифратора 2.Сигнал с выхода седьмого элемента И 64 поступает на вход шестого 71 элемента ИЛИ матрицы 65 дешифра.тора 1.Матрица 65 элементов ИЛИ дешифратора 1 предназначен для обеспечения условий выработки сигналов запи, си на выходах 73-78 дешифратора 1.Сигнал с выхода 73 дешифратора 1 производит модификацию счетчика 4.Сигнал на выходе 73 дешифратора 1 вырабатывается при условии появления сигнала на выходе первого 66 элемента ИЛИ матрицы 65 и при наличии разрешающего сигнала в цепи 121.Сигнал на выходе первого элемен 45 та ИЛИ 66 появится при условии наличия сигнала с выхода первого 58 элемента И матрицы 57. 50Сигнал с выхода. 74 дешифратора 1 производит запись данных с первой информационной шины 20 в блок 35 памяти устройства.Сигнал на выходе 74 дешифратора 1 вырабатывается при условии появления55 сигнала на выходе второго 67 элемента ИЛИ матрицы 65 и при наличии разрешающего сигнала в цепи 121,1513460 30Сигнал на выходе второго элемента ИЛИ 67 появится при условии наличия сигнала с выхода первого 58или второго 59, или третьего 60,иличетвертого 61 элементов И матрицы 57.Сигнал с выхода 75 дешифратора 1производит запись данных с первойинформационной шины 20 в блок 38 памяти, Кроме того, он задним своимфронтом производит прибавление единицы к содержимому реверсивного счетчика 44.Сигнал на выходе 75 дешифратора 1вырабатывается при условии появлениясигнала на выходе третьего 68 элемента ИЛИ матрицы 65 и при наличииразрешающего сигнала в цепи 121.Сигнал на выходе третьего элемента ИЛИ 68 появится при условии наличия сигнала с выхода второго 59 илипятого 62 элементов И матрицы 57.Сигнал с выхода 76 дешифратора 1производит запись данных с первойинформационной шины 20 в буферную память 36 устройства.Сигнал на выходе 76 дешифратора1 вырабатывается при условии появления сигнала на выходе четвертого 69элемента ИЛИ матрицы 65 и при наличии разрешающего сигнала в цепи 121.Сигнал на выходе четвертого элемента ИЛИ 69 появится при условииналичия сигнала с выхода пятого 62или шестого 63 элементов И матрицы 57.Сигнал с выхода 77 дешифратора1 производит вычитание единицы изсодержимого реверсивного счетчика 44устройства,Сигнал на выходе 77 дешифратора1 вырабатывается при условии появления сигнала на выходе пятого 70 элемента ИЛИ матрицы 65 и при наличииразрешающего сигнала в цепи 121.Сигнал на выходе пятого элементаИЛИ 70 появится при условии наличиясигнала с выхода третьего 60 элемента И матрицы 57,Работа первого и второго дешиф-,раторов в различных режимах работыустройства, описанных в тексте заявки, проиллюстрирована временными диаграммами (фиг.5-11) . Каждое состоя"ние работы устройства селектируетодин из семнадцати элементов И матрицы 79 дешифратора 2. Сигналы свыходов элементов И матрицы 79 черезэлементы ИЛИ матрицы 98 . формируютуправляющие сигналы на выходах 110-120.выдачи вызовет появление импульсов на выходах 73 74 и 78. Сигналом с выхода 74 будет записан код нуля с первой информационной шины 20 в блок 5 37 памяти по нулевому адресу со счетчика 4. Сигналом с выхода 78 произой" дет запись нулевого значения с выхода реверсивного счетчика 44 в блок 45 памяти по тому же адресу. Задний фронт сигнала с выхода 73 переведет счстчик 4 в первое состояние. Следующий импульс на цепи 121 разрешения выдачи вызовет запись нулей в блоки (537 и 45 памяти по второму адресу и так до тех пор, пока блоки 37 и 45 йамяти не обнулятся по. всем адресам, после чего сигналом переполнения со счетчика 4 снимется сигнал на входе 49 дешифраторов и устройство перейдет в исходное состояние (момент Т 2),Работа первого и второго дешифраторов при обращении ЭВМ к устройству с операциями ввода/вывода проиллюстрирована временными диаграммами (фиг. б.-11),Каждая операция обращения ЭВМ кустройству состоит из цикла начальной выборки, цикла выполнечия операции и цикла завершения операции.Цикл начальной выборки любого резима работы устройства (кроме режима "Сброс" ) начинается в момент времени Т 1, через 100-150 нс после установки в системной магистрали адре са очереди обращения, ЭВМ устанавливает сигнал в линию синхронизации, который поступает на вход (52 = 1) дешифраторов. К этому моменту дешифратор 7 адреса определяет обращение к устройству по первому (53 = 1, 54 = Ф) адресу очереди (операции постановки в очередь и извлечения из очереди) или по второму .(53 = Ф, 54 = 1) адресу очереди (операции "5 чтения длины очереди или разрушенияочереди), В момент Т 1 включается третий элемент И 82 дешифратора 2 и активизирует сигналы на выходах 110 н 112 дешифратора 2. Снятие сигнала 50 с выхода 118 дешифратора 2 (второйэлемент И 81 выключен) зафиксирует в счетчике 4 код адреса очереди обращения до конца текущей операции,Через некоторый промежуток вре мени после установки сигнала на входе 52 дешифраторов (момент Т 2) ЭВМ снимает код адреса с системной магистрали и начинает операцию ввода 3 15134 бОКаждое состояние работы устройства, при котором необходимо произве.сти запись, селектирует один из семиэлементов И матрицы 57 дешифратора 1,Сигналы с выходов элементов И матрицы 57 через элементы ИЛИ. матрицы65 и элементы И 72 формируют сигналызаписи на выходах 73-78,Каждому режиму работы устройствапредшествует исходное состояние. Висходном состоянии, когда нет обращения к устройству (52 = Ф ) и нетуказания о сбросе (49 = Д ), независимо от состояния остальных сигналовсрабатывает второй элемент,И 81 дешифратора 2 и сигнал с его выходапоступает через элементы ИЛИ 99, ИЛИ101 и ИЛИ 10 на выходы 1 10, 112 и115 дешифратора 2. В дешифраторе 1ни один из элементов И матрицы 57не срабатывает и сигналы на выходах73-78 деширатора 1 отсутствуют, Висходном состоянии устройство будетнаходиться до тех пор, пока не по-явится обращение к нему от ЭВМ (52 =- 1) или не появится сигнал (49 = 1)сброса (момент Т 1 на фиг,5-11).Временная диаграмма работы первого и второго дешифраторов в режиме"Сброс" устройства представлена нафиг,5,о При поступлении сигнала на вход 49первого и второго дешифраторов (момент Т 1) в дешифраторе 2 включается первый элемент И 80 и выключаетсявторой элемент И 8 1. Сигнал с выходапервого элемента И 80 через десятыйэлемент ИЛИ 108 поступает на выход119 дешифратора 2, Выключение второго элемента И 81 приводит к снятию,сигналов на выходах 110,112 и 118.Снятие сигнала с выхода 1".0 выводитРеверсивньй счетчик 44 из режимапараллельной записи, Снятие сигналас выхода 112 закрывает магистральный приемник 5 и в первой информационной шине 20 устанавливается код нуля (отсутствие каких-либо данных).Снятие сигнала с выхода 118 переведетсчетчик 4 из режима параллельной записи в счетный . Сигнал с выхода 119установит реверсивный счетчик 44 внулевое состояние.В дешифраторе 1 при поступлениисигнала на вход 49 включается первыйэлемент И 58 и приход следующего(после появления сигнала на входе49) импульса по цепи 121 разрешения33 151346 (50 = 1, 51 = Ф) или вывода (50 = ф, 51 = 1). К этому моменту дешифратор 43 анализирует признак пустой очереди и сигнал с его выхода через ре- . гистр 41 поступает (если очередь пу 5 ста) на вход 55 дешифраторов. В этом состоянии в дешифраторе 2 включается только четвертый элемент И 83 (постановка в очередь) или девятый элемент И 88 (извлечение из очереди), или четырнадцатый элемент И 93 (чтение длины), или шестнадцатый элемент И 95 (разрушение очереди) и сигнал с одного из выходов этих элементов активизирует сигнал на выходе 112. Снятие сигнала с выхода 110 (третий элемент И 82 выключен) прекращает запись в первой, второй,. третий и четвертый регистры, реверсивный счет чик и подготавливает .счетчик 3 устройства к счету. 20 25 30 35 40 45 50 55 Задний фронт первого (после установки сигнала на входе 50 или 51) импульса на цепи 121 переведет счет. чик 1 из нулевого состояния в первое и на входах 47 и 48 дешифраторов установится код 47=1, 48 = Ф (момент ТЗ). До мемента ТЗ в дешифраторе 1 не включается ни один элемент И матрицы 57 и дешифратор 1 импульсов записи не вырабатываетС момента ТЗ начинается цикл выполнения операции, который для каждого режима протекает по разному, Завершается цикл выполнения операции обязательной выдачей в ЭВМ сигнала ответа с выхода 111 дешифратора 2, ЭВМ, получив сигнал с выхода 111 дешифратора 2, завершает операцию ввода или вывода, сняв сигнал с четвертого (50 = ф) или пятого (51 = Ф) входов дешифраторов. В этом случае устройство переходит в состояние, предшествующее моменту времени Т 2, т.е. включается третий элемент И 82 дешифратора 2, появляются сигналы на выходах 110, 112, обнуляется счетчик 3 (47 = 4, 48 = Ф) и снимается сигнал ответа с выхода 111, ЭВМ в ответ на снятие сигнала с выхода 111 завершает текущую операцию и снимает сигнал синхронизации с входов 52 дешиФраторов, Устройство переходит в исходное состояние. Во время цикла завершения работы дешифратор 1 никаких импульсов записи не вырабатывает, т,е. в нем не включается ни один из элементов И матрицы 57. 0 34Далее будет описываться только цикл выполнения операции, так как циклы начальной выборки и завершения одинаковы для всех режимов работы устройстваДля постановки элемента очереди в необходимую очередь ЭВМ адресуется к этой очереди по ее первому адресу. с операцией записи, устанавливая иа системной магистрали код номера элемента очереди.Временная диаграмма работы первого и второго дешифраторов н режиме постановки элемента очереди н пустую очередь представлена на Фиг.б. На Фиг,6-11 знаком обозначен произвольный,не имеющий значения уровень сигнала.В цикле начальной выборки режима постановки элемента в пустую очередь н третьем регистре зафиксировался единичный сигнал с выхода дешифратора 43 как признак пустой очерени, а н регистре 39 - код номера устанавлинаемого в очередь элемента (например, десять). В реверсивном счетчике 44 записан код нуля (очередь была пуста) с выхода блока 45 памяти. В момент ТЗ, когда счетчик 3 перейдт из нулевого (47 = И, 48 = = 3) софгояния в первое (47 = 1, 48 = = Ф), при наличии признака пустой очереди (55 = 1) в дешифраторе 2 включается пятый элемент И 84, сигнал с выхода которого поступает (как и н цикле начальной выборки) на выход 112 дешифратора 2 и последний комбинацию выходных сигнало не меняет. В дешифраторе 1 в этом случае срабатывает второй элемент И 59 и сигнал с его выхода появится на выходах нторого 67 и третьего 68 элементов ИЛИ матрицы 65. Второй (после момента Т 2) импульс в цепи 121 разрешит выдачу сигналов записи на выходах 74 и 75 дешифратора 1. Импульс с выхода 74 дешифратора 1 запишет в блок 38 памяти код числа десять (перного элемента очереди) с первой информационной шины 20. Сигнал с выхода 75 запишет код числа десять н блок 37 памяти, как код последнего элемента очереди, Задний фронт сигнала с выхода 75 прибавит единицу к содержимому реверсивного счетчика. Задний фронт второго импульса переведет счетчик 3 из первого состояния но второе3.5В этом состоянии (47 =Ф, 48 = 1)в дешифраторе 2 включится шестойэлемент И 85 и активным станет сигнал па выходе 114 дешифратора 2, Вэтом случае во второй информационной шине 34 установится коц числадесять иэ регистра 39. В дешифрато: ре 1 в этом состоянии включается; выхода появится на выходах четвер того 69 и шестого 71 элементов ИЛИ,Третий импульс в цепи 121 разреше"ния выдачи вызовет появление сигналов на выходах 72 и 78,цешифратора1. Импульс с выхода 72 запишет нольс первой информационной шины 20 вбуферную память Зб по.адресу десять.Сигнал с выхода 78 дешифратора 1 за, пишет код единицы с выхода реверсив, ного счетчика 44 в блок 45 памяти,Задний фронт третьего импульсапереведет счетчик 3 из второго со, стояния в третье (момент Т 5). Начи, нается цикл завершения операции,В третьем состоянии (47 = 1, 48 =1) включается седьмой элемент И 86, второго дешифратора и сигнал с еговыхода через второй элемент ИЛИ 100(выход 111) закроет элемент И 9 устройства и импульсы перестанут поступать в цепь 121 разрешения выдачи.1 Сроме того сигнал с выхода 111 со, общит ЭВМ о завершении операции по становки элемента с номером десятьв адресуемую очередь. ЭВМ, получивсигнал с выхода. 111 дешифратора 2,снимет сигнал вывода (48 = Ф). Де,шифратор 2 снимет сигнал с выхода 111(момент Тб). ЭВМ снимает сигналсинхронизации (52 = Ф). Устройствопереходит в исходное состояние (момент Т 7) .Для постановки следующего элемента в эту же очередь ЭВМ, как и в предыдущем случае, адресуется к этойочереди с операцией вывода (записи), установив на системной магистрали код второго элемента очереди(например, ста),Временная диаграмма работы первого и второго дешифраторов в режимепостановки элементов в непустую очередь представлена на Фиг.7,В цикле начальной выборки регистр39 зафиксировал код числа сто, какномер устанавливаемого элемента очереди, регистр 40 - код числа десять,как номер первого элемента очереди,3460 36регистр 41 - признак непустой очереди (55 = ф), регистр 42 - код числа десять, как номер последнего эле 5мента очереди,После завершения цикла начальнойвыборки (момент ТЗ) при единичном состоянии счетчика 3 (47 = 1, 48 = Ф)и при отсутствии признака пустойочереди (55 = ф) в дешифраторе 2включится восьмой элемент И 87 и активизирует сигнал на выходах 112 и116, Сигнал с выхода 116 открываетрегистр 42 и по втррой информационной шине 34 распространится код числа десять. В дешифраторе 1 в этом состоянии включится элемент И 62 и подготовит выдачу сигналов записи на выходах 75 и 76. Второй (после момента Т 2) импульс с цепи 121 разрешениявыдачи инициирует выдачу импульсовзаписи на выходах 75 и б дешифратора 1. Сигнал с выхода 75 дешифратора, 1 произведет запись кода числа сто спервой информационной шины 20 вблок 37 памяти и своим задним Фрон"том прибавит единицу е содержимомуреверсивного счетчика 44. Сигнал свыхода 76 деширатора 1 запишет кодчисла сто в буферную память 36 по адресу десять. Задний фронт второгоимпульса переведет счетчик 3 во второе состояние (момент Т 4).В этом состоянии (4 = Ф, 45 = 1)в дешифраторе 2 включится шестой элемент И 85 и активным станет сигнална выходе 114 дешифратора 2. В этомслучае во второй информационной шине34 становится код числа сто из реЩгистра 39, В дешифраторе 1 в этомсостоянии включается шестой элементИ 63,и сигнал с его выхода появитсяна выходах четвертого 69 и шестого71 элементов ИЛИ,. Третий импульсв цепи 121 разрешения выпачи вызоветпоявление сигналов на выходах 76 и78 дешифратора 1. Импульс с выхода 76запишет ноль с первой информационнойФ.шины 2,в буферную память 36 по адресу сто, Сигнал с выхода 78 перного дешифратора запишет код двойкис выхода реверсивного счетчика 44в блок 45 памяти,Задний Фронт третьего импульсапереведет счетчик 3 из второго состо-,55 яния в третье (момент Т 5), Начинается цикл завершения операции,Б третьем состоянии (47 = 1, 48 =1) включается седьмой элемент И 86346038 37 151 дешифратора 2 и сигнал с его выхода через второй элемент ИЛИ 100 (выход 111) закроет первый элемент И устрой" ства и импульсы перестанут поступать в цепь 121 разрешения выдачи. Кроме того, сигнал с выхода 111 сообщит ЭВМ о завершении операции постановки элемента с номером сто в адресуемую очередь, ЭВМ, получив сигнал с выхода 111 дешифратора 2 снимет сигнал вывода (51 = 6)Дешифратор 2 снимет сигнал с выхода 111 (момент Тб), ЭВМ снимает сигнал синхрониза ции (52 = Ф), Устройство переходит в исходное состояние (момент Т 7) .Для извлечения элемента из очереди ЭВМ адресуется к нужной очереди па первому ее адресу с операцией ввода (чтения), Устройство вьщает в ЭВМ номер первого элемента очереди. Если очередь пустая, устройство вьщает в ЭВМ нулевой код.Временная диаграмма работы первого и второго дешифраторов в режи- ме извлечения элемента из непустой очереди представлена на фиг.8 .В цикле начальной выборки при поступлении сигнала ввода на вход50 дешифраторов (момент Т 2) сработает девятый элемент И 88 матрицы79 и активизирует сигнал, как и в предыдущих случаях, только на выходе 112 дешифратора 2.После завершения цикла начальной выборки (момент .ТЗ) при единичном состоянии первого счетчика (47 = 1, 48 = Ф) и при отсутствии признака пустой очереди (55 = Ф) в дешифраторе 2 включится десятый элемент И 89 и активизирует сигналы на выходах 113, 115 и 117 дешифратора 2. Сигналами с выходов 115 и 113 открываются регистр 40 и магистральный передатчик 6. Код номера первого элемента очереди поступает в системную магистраль, Сигнал с выхода 117 открывает буферную память 36 и код номера, следующего за первым элемента поступает в первую информационнуюшину 20.В дешифраторе 1 в этом состоянии включится третий элемент И 60 и второй (после момента Т 5) импульс в це-. пи 121 разрешйт выдачу сигналов записи с выходов 74 и 77 дешифратора 1. Сигнал с, выхода 74 запишет в блок 37 памяти код номера следующего эле" мента очереди или код нуля, если вы" дается последний элемент очереди.Сигнал с выхода 77 уменьшит на единицу содержимое реверсивного счетчика 44Задний фронт второго импульса (момент Т 4) переведет счетчик3 из первого состояния во второе(47 = Ф, 48 = 1), при котором в дешифраторе 2 включится одиннадцатыйэлемент И 90, который активизируеткомбинацию выходных сигналов такую же, как и элемент И 89 в предыдущем состоянии устройства (47 = 148 = Ф).В дешифраторе 1 в этом состояниивключится седьмой элемент И 64 и тре 1тий импульс на цепи 121 разрешитвыдачу импульса записи на выходе 64дешифратора 1, который запишет скорректированный код длины очереди вблок 45 памятиЗадний фронт третьего импульса(момент Т 5) переведет счетчик 3 втретье состояние (47 = 1, 48 = 1),при котором в дешифраторе 2 включитсядвенадцатый элемент И 91 и к ужеимеющимся сигналам на выходе дешифратора 2 добавится сигнал на выходе111, который сообщит ЭВМ о заверше 30нии операции, т.е. о том, что номерпервого элемента очереди установленна системной магистрали, после чего ЭВМ завершает операцию чтения(момент Тб, Т 7) .Временная диаграмма работы дешиф 35 ратора 2 в режиме извлечения элемента из пустой очереди, т.е. когдаЭВМ пытается прочесть номер элемента очереди, а адресуемая очередь пустая, представлена на фиг.9,В цикле начальной выборки, когдапроизошло обращение к устройству(52 = 1) с операцией чтения (50 =51 = ф) по первому адресу очереди(53 = 1, 54 ч Ф) и дешифратор 43 уст 45 ройства определил признак пустой очереди, на вход 55.дешифраторов будетподан высокий уровень (55 = 1) свыхода регистра 4 1. После завершения цикла начальной выборки (момент50 ТЗ) при единичном состоянии счетчика3 (47 = 1, 48 = Ф) в дешифраторе 2включится тринадцатый элемент И 92и сигнал с его выхода через второй100, четвертый 102 и шестой 104 эле 55 мент ИЛИ поступит на выходы 111,113 и 115. Сигнал с выхода 115 выдаст код нуля (с регистра 40 черезоткрытый сигналом 113 магистральный3 1513460Устройство содержит (фиг.1 и 2)первьп дешифратор 1, второй дешифратор 2, первьп счетчик 3, второйсчетчик 4, магистральньпЪ приемник5, магистральный передатчик б, дешиф 5ратор 7 адреса, генератор 8 импульсов, второй элемент И 9, первый элемент И 10, триггер 11, цепь 12 переполнения второго счетчика, системнуюмагистраль 13 ЭВМ, включающую цепь14 ввода, цепь 15 вывода, цепь 16 синхронизации, цепь 17 сброса, цепь 18ответа и шину 19 адреса-данных; первую информационную шину 20 устройства, адресную шину 21 устройства,цепь 22 разрешения записи в регистры, цепи 23-26 управления выдачейинформации соответственно из первого, второго и третьего регистров 20и буферной памяти, цепь 27 сбросареверсивного счетчика, цепь 28 управления передатчиком, цепи 29-32 записи в первый, третий, второй блокипамяти и в буферную память соответственно, цепь 33 инкремента реверсивного счетчика, вторую информационную шину 34 устройства, цепь 35индикации отсутствия элементов вочереди в адресуемом канале обмена 30информацией, буферную память 36,третий блок 37 памяти, второй блок38 памяти, первый 39, второй 40,четвертьп 41 и третий 42 регистры,третий дешифратор 43, реверсивныйсчетчик 44, первый блок 45 ОЗУ, передатчик 46.На Фиг.1 и 2 буквами обозначены:Л - адресные входы; П - информационные входы С - входы записиф 40Е - входы разрешения выдачи, К - установочные входы,На Фиг.З и фиг.4 изображены первый 47, второй 48, девятый 49 четвертый 50, пятый 51, третий 52, седьмой 53, шестой 54, восьмой 55 входы первого 1 и второго 2 дешифраторов, группы элементов НЕ 56, матрица 57 элементов И первого дешифратора 1, состоящая из первого 58, второго 59, третьего 60, четвертого 61,пятого 62, шестого 63 и седьмого 64элементов И, матрица 65 элементовИЛИ первого дешифратора 1, состоящаяиз первого 66, второго 67, третьего68, четвертого 69, пятого 70 и шестого 71 элементов ИЛИ, группа элементов И 72, разрешения выдачи сигналов с первого дешифратора 1, тре 4тий 73, пятый 74, четвертый 75, первый 76, второй 77 и шестой 78 выходы первого дешифратора 1, матрица 79 элементов И второго дешифратора 2, состоящая из первого 80, второго 81, третьего 82, четвертого 83 пятого 84, шестого 85, седьмого 86, восьмого 87, девятого 88, десятого 89, одиннадцатого 90, двенадцатого 91, тринадцатого 92, четырнадцатого 93, пятнадцатого 94, шестнадцатого 95, семнадцатого 96, восемнадцатого 97 элементов И, матрица 98 элементов ИЛИ второго дешифратора 2, состоящая из первого 99, второго 100, третьего 10 1, четвертого 102, пятого 103, шестого 104, седьмого 105, восьмого 106, девятого 107, десятого 108, одиннадцатого 109 элементов ИЛИ,седьмой 110, третий 111, одиннадцатый 112, пятый 113, десятьп 114, шестой 115, девятый 116, первый 117, четвертый 118, второй 119, восьмой 120 выходы второго дешифратора 2, цепь 121 разрешения выдачи сигналов с первого дешифратора 1.На фиг.5-11 изображены временные диаграммы уровней сигналов на первом 47, втором 48, девятом 49, четвертом 50, пятом 51, третьем 52, седьмом 53, шестом 54, восьмом 55 входах первого 1 и второго 2 дешиф. - раторов, на седьмом. 110, третьем 111, одиннадцатом 112, пятом 113, десятом 114, шестом 115, девятом 116, первом 117, четвертом 118, втором 119, восьмом 120 выходах второго дешифратора 2, третьем 73, пятом 74, четвертом 75 первом 76, втором 77 и шестом 78 выходах. первого дешифратора 1, в цепи 121 разрешения выдачи сигналов с первого дешифратора 1.Устройство работает следующим образом.В вычислительной системе, где требуется введение очередей заданий и заявок на обслуживание, а также осуществление синхронизации процессов через очереди, каждая заявка, задание или процесс имеют свой порядковый номер, начиная с единицы, и данное устройство производит прием,хранение и выдачу в порядке поступления этих номеров (элементов очереди), Кроме того, устройство ведет учет числа элементов, установленных в каждой очереди, Устройство имеет пять режимов работы;13460 40 3 915 передатчик 6) в системную магистраль а сигнал с вьхода 111 дешифратора 2 сообщит ЭВМ о завершении операции. ЭВМ обычным образом завершит операцию (моменты Т 4, Т 5).Дешифратор 1 в режиме чтения пустой очереди не работает.В режиме чтения длины адресуемой очереди ЭВМ обращается к устройству (52 = 1) с операцией чтения (50 =1, 51 = Ф) по второму адресу очереди (53 = ф, 54 = 1).Временная диаграмма работы дешифратора 2 (дешифратор 1 в этом режиме це работает) представлена на фиг. 10.После завершения цикла начальной 1 выборки (момент Т 3) в дешифраторе 2 включается пятнадцатый элемент И 94 и сигнал с его выхода через второй 100, четвертый 102 и одиннадцатый 109 элементы ИЛИ поступит на выходы 111, 113 и 120 дешифратора 2. Сигнал с выхода 120 разрешит выдачу кода длины адресуемой очереди из реверсивного счетчика 44 через передатчик 46 во вторую информационную шину устройства 34, Сигнал с выхода 113 разрешит выдачу кода длины адресуемой очереди из второй информационной шины 34 устройства через (открытый магистральный передатчик 6 в системную магистраль, Сигнал с выхода 111 дешифратора 2 сообщит ЭВМ о завершении. операции. ЭВМ пбсле получения сигнала с выхода 111 дешифратора 2 завершает операцию(моменты Т 4, Т 5)Для разрушения какой-либо очереди ЭВМ адресуется к этой очереди (52 = 1) по второму ее адресу (53 = Ф, 54 = 1) с операцией записи(50 = Ф 51 = 1).Временная диаграмма работы первого и второго дешифраторов в режиме разрушения очереди представлена на Фиг.11.В этом режиме после завершенияцикла начальной выборки (момент ТЗ)при первом состоянии первого счетчика (47 = 1, 48 = Ф) в дешифраторе 2включается семнадцатый элемент И 96и сигнал с его выхода через десятыйэлемент ИПИ 108 поступает на выход119 дешифратора 2 и устанавливает в нулевое состояние реверсивный счетчик 44.В дешифраторе 1 в этом состоянии включается четвертый элемент И 61 и второй (после момента Т 2) импульс вцепи 121 разрешит выдачу импульсовзаписи на выходы 74 и 78При этомсигналом с выхода 74 дешифратора 1в блок 37 памяти запишется код нуля(с первой информационной шины 20),а в блок 45 памяти запишется код нуля с выхода реверсивного счетчика44, Задний фронт второго импульсапереведет счетчик 3 во второе состояние (47 = Ф, 48 = 1), при котором в дешифраторе 2 включится восемнадцатый элемент И 97 и сигнал сего выхода, через второй элементИЛИ 100 поступит на выход 111 дешифратора 2 и сообщит ЭВМ о завершенииоперации (момент Т 4). ЭВМ послеполучения сигнала с выхода 111 дешифратора 2 завершает операцию (моменты Т 5 и Тб). Формула изобретения Устройство для управления обменоминформацией, содержащее буферную память, два дешифратора, два счетчика, реверсивный счетчик, причем первый и второй выходы первого счетчика ЗОсоединены с первым и вторым информационными входами первого и второгодешифраторов, первые выходы которыхсоединены соответственно с разрешающим входом и входом записи буфернойпамяти, вторые выходы первого и вто рого дешифраторов соединены соответственно с входом уменьшения счетаи с установочным входом реверсивногосчетчика, о т л и ч а ю щ е е с ятем, что, с целью повышения быстро- "0 действия и сокращения аппаратурныхзатрат, в устройство введены четыререгистра, три блока памяти, третийдешифратор, передатчик, дешифраторадреса, магистральный передатчик, 45 магистральньй приемник, триггер, генератор импульсов, два элемента И,причем группа информационных выходовмагистрального передатчика и группаинформационных входов магистрального приемника образуют группу входов-вы-,ходов устройства для подключения кадресной и информационной магистрали ЭВМ, установочный вход второгосчетчика соединен с первым входом первого элемента И и является входом устройства для подключения к установочной шине магистрали ЭВМ, третий,четвертый и пятый информационные входы первого дешифратора соединены со 4 151 ответственно с третьим, четвертым и пятым информационными входами второго дешифратора и являются входами устройства для подключения соответственно к шине синхронизации, шине ввода, шине вывода магистрали ЭВМ, третий выход второго дешифратора соединен с первым входом второго элемента И и является выходом устройства для подключения к шине ответа магистрали ЭВМ, при этом синхровыход генератора импульсов соединен с вторыми входами первого и второго элементов И, выход второго элемента И соединен со счетным входом первого счетчика и стробирующим входом пер-, вого дешифратора, третий выход ко-, торого соединен со счетным входом второго счетчика, вход записи которого соединен с четвертым выходом второго дешифратора, шестой и седьмой информационные входы которого соединены соответственно с шестым и седьмым информационными входами первого дешифратора и с первым и вторым выходами дешифратора адреса, группа информационных входов которого соединена с группой разрядных выходов второго счетчика и с группами адресных входов первого, второго и третьего блоков памяти, группа информационных выходов буферной памяти соединена с группой информа.ционных входов второго счетчика, с группой информационных выходов магистрального приемника, с группами информационных входов первого и второго блоков памяти, с группой информационных входов первого регистра и группой информационных входов буферной.памяти, группа адресных входов которой соединена с группами информационных выходов первого, второго и третьего регистров, с группой инФормационных выходов передатчика и группой информационных входов магистрального передатчика, разрешающий вход которого соединен с пятым выхо- ,дом второго дешифратора, шестой вы 34 бО 42 5 10 15 20 25 30 35 40 45 ход которого соединен с разрешающимвходом второго регистра, вход записНкоторого соединен с.входами записиреверсивного счетчика, первого, третьего и четвертого регистров, с установочным входом первого счетчикаи с седьмым выходом второго дешифратора, восьмой выход которого соединен с разрешающим входом передатчика, группа информационных входов ко-.торого соединена с группой информационных выходов реверсивного счетчи"ка и с группой информационных входовпервого блока памяти, группа информационных выходов которого соединена с группой информационных входовреверсивного счетчика, вход увеличения счета которого соединен с четвертым выходом первого дешифратора ивходом записи второго блока памяти,группа информационных выходов которого соединена с группой информацион"ных входов третьего регистра, разрешающий вход которого соединен с девятым выходом второго дешифратора,десятый и одиннадцатый выходы которого соединены соответственно с разрешающими входами первого регистра имагистрального приемника, информационный вход четвертого регистра соединен с выходом третьего дешифратора,группа информационных входов которого соединена с группой информационных входов второго регистра и с группой информационных выходов третьегоблока памяти, вход записи которого соединен с пятым выходом первогодешифратора, шестой выход которогосоединен с входом записи первогоблока памяти, информационный выходчетвертого регистра соединен с восьмыми информационными входами первого и второго дешифраторов, девятыеинформационные входы которого соединены с выходом триггера, синхровход и нулевой вход которого соединены соответственно с выходом.первого элемента И и с выходом переполнения второго счетчика.1513460 3 7 47 8 У 58 77 д77 УУ 773 7 Ж 74 УЮ 81 т,уг. Я Составитатилло Техред М ь С.Песидык рректор О.Кравцова едактор Л Заказ 6081/49 НИИПИ Государс Тираж 668о комитета Москва, Ж одпи вени 1130 открытиям при ГКНТ СС д. 4/5 о изобретениям и 35, Раушская наб Производст нно 47 ФЮ 5 д Ы Я 770 777 Я Щ 778 ЧО О ельский комбинат "Патент", г. Ужгород, ул. Гагарина, 5 1511 - начальный сброс устройства;2 - постановка элемента в адресуемую очередь за один цикл записи в устройство;3 - извлечение элемента из адресуемой очереди за один цикл чтения устройства;4 - чтение длины адресуемой очереди;5 - разрушение (очистка) адресуемой очереди за один цикл записи.В исходном состоянии, когда нет обращения ЭВМ к устройству, первый дешифратор 1 никаких импульсов записи не вырабатывает несмотря на то, что на его стробирующий вход поступают импульсы с генератора 8 импульсов через элемент И 9. Второй дешифратор 2 устроен таким образом, что в исходном состоянии он вырабатывает активные уровни сигналов на седьмом, одиннадцатом и четвертом выходах. Активный уровень сигнала с седьмого выхода второго дешифратора 2 удерживает первьп счетчик 3 в нулевом состоянии и последний не реагирует на приходящие импульсы с выхода элемента И 9. Кроме того, активный уровень сигнала с седьмого выхода второго дешифратора 2 по цепи 22 поступает на входы записи первого 39, второго 40, четвертого 4 1, третьего 42 регистров и на вход за- писи реверсивного счетчика 44. При .этом содержимое первой информационной шины 20 заносится в регистр 39, содержимое блока 37 ,памяти заносится в регистр 40, сигнал с выхода деиифратора 43 записывается в регистр 41, содержимое блока 38 памяти заносится в регистр 42 и содержимое блока 45 памяти заносится в реверсивный счетчик 44. Активный уровень сигнала с одиннадцатого выхода второго дешифратора 2 разрешает прием информации с шины 19 адреса данных в первую информационную магистраль 20, активный уровень с четвертого выхода второго дешифратора 2 разрешает запись информации с первой информационной шины 20 во второй счетчик 4. В этом состоянии устройство будет находиться до тех пор, пока к нему не произойдет обращение от ЭВМ или око не получит сигнала "Сброс по цепи 17 сброса,Устройство переходит в режим начального сброса по включению пи 3460 6тания или по сигналу системного сброса, который поступает на второй входэлемента И 10 по цепи 17 и открывает его. Кроме того, сигнал по це пи 17 сброса поступает на установочный вход второго счетчика 4 и сбрасывает его в ноль и на адресной шине 21 устройства будет установленкод,равньш нулю. Импульс с генератора 8 импульсов через открытый элемент И 10 поступает на синхровходтриггера 11 и устанавливает его вединичное состояниеВторой дешифратор 2 устроен таким образом, чтопри наличии на его девятом входе единичного сигнала с выхода триггера11, сигналы на всех его выходах, кроме второго, станут пассивными.Активный сигнал с второго выходавторого дешифратора 2 по цепи 27поступает на устаковочный вход реверсивного счетчика 44 и принудительно устанавливает его в кольПассивный сигнал с одиннадцатого выхода второго дешифратора 2 закрываетмагистралььш приемник 5 и в первойФормационо шине 20 установитсякод - все нули. Пассивный сгнал счетвертого выхода второго дешифратора 2 прекращает параллельную записьво второй счетчик 4.Первый дешифратор 1 устроен такимобразом, что при наличии на его девятом входе единичного сигнала с 35 выхода триггера 11 и при поступленииимпульса на его стробирующий вход свыхода элемента И 9, он вырабатываетимпульсы записи на третьем,пятоми шестом выходах. Следующий, послеустановки триггера 11 в единичноесостояние, импульс с выхода генератора 8 импульсов через открыть элемент И 9 (на первом инверсном входеэлемента И 9 - низкий уровень сигна ла с третьего выхода второго дешифратора 2) поступает на вход стробирования первого дешифратора 1. Импульсы записи с его шестого и.пятоговыходов поступают по цепям 29 и 30на входы записи первого 45 и третьего 37 блоков памяти, при этом понулевому адресу в эти блоки запишутся нули: в блок 45 памяти - с выходареверсивного счетчика 44; в блок 37памяти - с первой информационной шины 20. Такие циклы записи по одномуи тому же адресу будут продолжатьсядо тех пор, пока с установочноговхода второго счетчика 4 не снимается сигнал сброса. При этом второйсчетчик 4 переходит в счетный режим.Импульс записи с третьего выходапервого дешифратора 1 поступает на5счетный вход второго счетчика 4 изадним фронтом модифицирует его. Вадресной шине 21 установится кодединицы. Следующие импульсы записипо цепям 29 и 30 запишут нули впервый 45 и третий 37 блоки памятиуже по следующему адресу очереди итак до тех пор, пока в устройствене переберутся все адреса, а числоадресов равно числу каналов обменаинформацией, т.е. числу очередейКак только нулевая информация записалась по всем адресам третьего 37 .и первого 45 блоков памяти, на выходе переполнения второго счетчика 4появляется сигнал, который поступает на нулевой вход триггера 11 исбрасывает его в исходное состояние. Этим заканчивается режим начальной установки устройства и устройство переходит в исходное состояние,Таким образом запись нулей по всемадресам блока 37 памяти означает,что первые элементы всех очередей -нули, т.е, все очереди пустые. Записьнулей по всем адресам блока 45 памя-,ти означает нулевую длину всех очередей.В исходном состоянии устройствобудет находиться до тех пор, пока со 35стороны ЭВИ по системной магистрали13 не последует к нему обращение.Каждая очередь в устройстве характеризуется двумя адресами (различиев старших разрядах) . По первому ад 40.ресу очереди ЭВМ производит постановку или извлечение элемента изочереди, по второму адресу очередиЭВМ производит чтение количестваэлементов в очереди или разрушение451 обнуление) этой очереди.Любое обращение ЭВМ к устройствуразделяется на два основных цикла работы устройства:1 - начальная выборка устройства; 502 " выполнение операции.Начальная выборка устройства одинакова для всех режимов работы устройства (кроме сброса). При начальной выборке ЭВИ, обращаясь к устройству, устанавливает на шине 19 адреса данных код адреса устройства,который через магистральный приемник 5 и через второй счетчик 4 поступаетна дешифратор 7 адреса (старшие разряды) и на адресные входы третьего37, второго 38 и первого 45 блоковпамяти (младшие разряды) . Дешифратор7 адреса при обращении ЭВМ к устройству вырабатывает активный сигнал навтором выходе в случае, если обращение происходит по первому адресу очереди устройства. Активный сигнал напервом выходе дешифратора 7 будетв случае обращения ЭВМ к второму адресу очереди. Через некоторое бремя(100-150 нс), необходимое для приема и распознования .адреса, ЭВМ активизирует цепь 16 синхронизации. Кэтому времени дешифратор 7 адресаопределяет адрес обращения к устройству и подает сигнал на седьмые илишестые входы первого 1 и второго 2дешифраторов. Второй дешифратор 2 сприходом на его третий вход сигналапо цепи 16 синхронизации снимаетактивный уровень сигнала со своегочетвертого выхода, тем самым запрещая прием информации с первой информационной шины 20 во второй счетчик 4. Во втором счетчике 4 зафиксировался код адреса обращения, который будет храниться во втором счетчике 4 до тех пор пока ЭВМ не снимет активный уровень сигнала с цепи16 синхронизации, Через 100-150 нспосле установки сигнала в цепи 16синхронизации ЭВИ снимает код адреса с шины 19 адреса данных и можетначать операцию чтения информациииз устройства или запись информаций из устройства, или запись информации в устройство. Для чтенияинформации из устройства ЭВМ активизирует цепь 14 ввода и ожидаетпоявления информации на шине 19 ад"реса данных от устройства, Для записи информации в устройство ЭВМустанавливает информационный кодна шину 19 адреса данных и активизирует цепь 15 вывода. Второй де"шифратор 2 при наличии сигнала вцепи 16 синхронизации, одного изсигналов с цепей 14 ввода или 15 вывода и одного из сигналов с выходадешифратора 7 адреса снимает сигналсо своего седьмого выхода. При этомцепь 22 станет пассивной, что приводит к запрету записи информациив первый 39, второй 40, четвертый41, третий 42 регистры и в реверсив 9 151 ный счетчик 44. В регистре 39 зафиксируется код с первой информационной шины 20. В регистре 40 зафиксируется код адресуемой ячейки блока 37 памяти. В регистре 41 зафиксируется результат анализа этого кода дешифратором 43. В регистре 42 зафиксируется код адресуемой ячейки блока 38 памяти. В реверсивном счетчике 44 зафиксируется код адресуемой ячейки блока 45 памяти, Кроме того, снятие сигнала с седьмого выхода второго дешифратора 2 подготавливает первый счетчик 3 к счету и следующий после этого импульс с выхода элемента И 9 своим задним фронтом переведет счетчик 3 из нулевого состояния в первое. На этом цикл начальной выборки устройства закончен, Первый дешифратор 1 в цикле начальной выборки никаких импульсов записи не вырабатывает.Далее начинается цикл выполнения операции, который происходит по тактам от генератора 8 импульсов.Рассмотрим режим (операцию) постановки элементов в очередь (т.е, работу одного канала обмена информации) на примере записи по первому адресу очереди устройства элементов с номерами десять, сто и тысяча. Для записи в устройство в нужную очередь элемента с номером десять ЭВМ адресуется к устройству, установив необходимьв адрес очереди. После передачи в устройство адреса ЗВМ устанавливает на шину 19 адреса данных код числа десять и активизирует цепь 15 вывода. После цикла начальной выборки счетчик 4 зафиксировал код адреса обращения. Старшие разряды этого кода поступают на дешифратор 7 адреса, который определяет обращение к устройству. Если обращение происходит по первому адресу очереди, то дешифратор 7 адреса устанавливает активньп сигнал на своем втором выходе, которь является седьмым входом первого 1 и второго 2 дешифраторов. Младшие разряды определяют номер очереди и поступают по адресной шине 21 на адресные входы третьего 37, второго 38 и первого 45 блоков памяти и выбирают соответствующие ячейки этих блоков памяти. Причем каждому адресу очереди соответствует одна ячейка памяти, информация из которой зафиксирована3460 1 О 5 О 15 20 25 30 35 40 45 50 55 в соответствующем регистре в цикле начальной выборки. Содержимое третьего 37, второго 38 и первого 45 блоков памяти по выбранному адресу зафиксировано соответственно во втором 40, третьем 42 регистрах и в реверсивном счетчике 44. Кроме того, код с выхода блока 37 памяти поступает на дешифратор 43, сигнал с выхода которого зафиксирован в регистре 41 и с выхода последнего поступает на восьмые входы первого 1 и второго 2 дешифраторов. Третий дешифратор 43 вырабатывает активный сигнал, когда его входной код равен нулю, а это происходит в том случае, если адресуемая очередь пуста. Таким образом, при первом. обращении к адресуемой очереди в цикле начальной выборки в регистре 41 зафиксировался признак пустой очереди, в регистре 40 - код пустой очереди (все нули), в регистре 42 - произвольный код,в регистре 39 - код числа 10 с первой информащонной шины 20, а в реверсивном счетчике 44 - код длины очереди, равный нулю. Далее устройство начинает работать по тактам. Первый, после подготовки первого счетчика 3 к счету импульс переводит этот счетчик из нулевого состояния в первое, изменяя код на входах перного 1 и второго 2 дешнфраторов. Вто" рой дешифратор 2 состояние своих выходных сигналов не изменяет, а первый дешифратор 1 при наличии признака пустой очереди (единичный сигнал на его восьмом входе) подготавливается к выдаче сигналов с пятого и четвертого выходов. С приходом второго импульса на стробирующий вход первого дешифратора 1 происходит запись кода числа десять с первой информационной шины 20 в третий 37 и второй 38 блоки памяти. Конец второго импульса с выхода элемента И 9 переводит счетчик 3 из первого состояния во второе, кроме того, задний фронт импульса записи по цепи 31 производит прибавление единицы к содержимому реверсивного счетчика 44 и его значение станет равным единице.Во втором состоянии счетчика 3 дешифратор 2 устанавливает активный сигнал только на своем десятом вы-, ходе, Остальные сигналы на выходе дешифратора 2 пассивны. Магистральный приемник 5 при этом закрывается11 151 в в первой информационной шине уста- Навливается код нуля, а регистр 39 открывается (активна цепь 23), за 1 исанный в нем код числа десять 1 ерез. вторую информационную шину 34 поступает на .адресные входы буферой памяти 36 и выбирает в нем ячейу с адресом десять. С приходом треьего тактового импульса на стробиующий вход дешифратора 1 (при втоом состоянии счетчика 3) последй вырабатывает импульсы записи, коорые по цепям 29 и 32 поступают, оответственно на вход записи блока 5 памяти и вход записи буферной пати 36. При этом произойдет запись уля с первой информационной шины 0 по адресу, равному десяти, в буерную память 36 и запись единицывыхода реверсивного счетчика 44блок 45 памяти по адресу очереди. адний фронт третьего импульса переедет первый счетчик 3 в третье сотояние, при которой дешифратор 2 выабатывает сигнал в цепь 18 ответа,азывая этим сигналом ЭВМ о заверении операции. Кроме того, сигналцепи 18 поступает на инверсный вход элемента И 9 и закрывает его, 1.,ледующие импульсы с генератора 8 на счетчик 3 и дешифратор 1 поступать 1 не будут. Устройство будет находитьсятаком состоянии до тех пор, пока 5 ВМ, получив сигнал по цепи 18 ответа не снимет сигналы с цепи 15 вывода и цепи 16 синхронизации начала ,операции. После этого устройство перейдет в исходное состояние. Таким образом,после первого цикла записи числа десять в устройство, блок 37 памяти будет хранить код числа десять пЬ адресу очереди, как код первого элемента очереди, блок 38 памяти бу, дет хранить по адресу очереди код числа десять как код последнего элемента очереди, блок 45 памяти будет хранить по адресу очереди единицу как признак того, что в адресуемой очереди находится один элемент, абуферная память 36 будет хранить (по адресу десять) ноль как ссылкуна то, что за элементом с номером десять следующего элемента нет.Для установки следующего элемента(с номером сто) в эту же очередьЭВМ, как и в первом случае, адресуется к этой очереди с опера"цией "Запись", При этом дешиф 3460 12ратор 2, как и в первом случае снимает сигналы со своихседьмого и четвертого выходов и подготавливает счетчик 3 к счету. После 5начальнои выборки регистр 40 зарегичстрирует код первого элемента очереди, т.е. десять, регистр 41 зарегистрирует отсутствие пустой оче О реди, так как на входе дешифратора43 код не равен нулю, регистр 42 заФиксирует код последнего элементаочереди, т.е. тоже десять, регистр39 зафиксирует код элемента с первой информационной шины 20, т.е. кодчисла сто, а в .реверсивном счетчике 44 зафиксируется код числа один.Задний фронт первого тактового импульса с выхода генератора 8 через 20 открытьп элемент И 9 переведет счетчик 3 из нулевого состояния в первое. Так как в данном случае сигналв цепи 35 отсутствует (очереди непуста), дешифратор 2 устанавливаетактивные сигналы на своих одиннадцатом и девятом выходах, при этомрегистр 42 открывается (цепь 25 активна) и код последнего элементаочереди, т.е. код числа десять, поступает через вторую информационную шину 34 на адресньп вход буферной памяти 36 и выбирает ячейку садресом десять, которая хранит числоноль. Первьп дешифратор 1 устроентак, что в случае записи в непустую 35 очередь и при единичном состояниисчетчика 3 с приходом тактового им"пульса с выхода элемента И 9 он вырабатывает импульсы записи в цепях31 ь 32. При этом в блок 38 памятипо адресу очереди и в буферную память36 по адресу десятьс первой информационной шины 20 запишется код числа сто. Одновременно с записью вблок 38 памяти произойдет прибавление "5 единицы к содержимому реверсивногосчетчика 44, т.е, код, хранимый этимсчетчиком, станет равным двум,Задний Фронт второго тактового импульса переведет счетчик 3 из перво О го состояния во второе.В этом случаедешифратор 2 закроет регистр 42 и,как в предыдущем примере, закроетмагистральный приемник 5 и откроетрегистр 39, а с приходом третьего 55 тактового импульса первый дешифратор 1 по цепям 32 и 29 произведетзапись нуля с первой информационнойшины 20 в буферную память 36 по ад 13 151 ресу, равному ста из регистра 39, и запись двойки в блок 45 памяти из реверсивного счетчика 44. По концу третьего импульса счетчик 3 перейдет в третье состояние, при котором дешифратор 2 установит сигнал в цепь 18 ответа и закроет элемент И 9. Как только ЭВМ снимет сигналы с цепи 16 синхронизации и с цепи 15 вывода, устройство перейдет в исходное состояние. Теперь блок 37 памяти хранит код первого элемента - десять, блок 38 памяти хранит код последне - го элемента - сто, блок 45 памяти хранит код числа два как признак того, что в адресуемой очереди хранятся два элемента. Буферная память 36 по адресу первого элемента хранит код сто как ссылку на то, что следующий после элемента с номером десять установлен элемент с номером сто, а по адресу сто хранит код нуля, как признак того, что за этим элементом в очереди других элементов нет.Для установки в эту же очередь третьего элемента с номером тысяча ЭВМ адресуется к этой очереди с операцией "Запись", установив на шине 19 адреса данных код третьего элемента очереди - тысяча. Работа устройства в этом случае будет аналогична работе при установке второго элемента в очередь. Отличие будет только в том, что после цикла начальной выборки в регистре 42 зафиксируется код числа сто, в регистре 39 - код числа тысяча, а в реверсивном счетчике 44 - код числа элементов в очереди - два; Во время второго тактового импульса произойдет запись по адресу, равному ста, из регистра 42 кода числа тысяча с первой информационной шины 20 в буферную память 36 и по .адресу очереди в блок 38 памяти. Одновременно увеличится на единицу содержимое реверсивного счетчика 44, По третьему тактовому импульсу в блок 45 памяти по адресу очереди будет записан код три - содержимое реверсивного счетчика 44,а в буферную память Зб.по адресу тысяча - ноль. Таким образом, для адресуемой очереди после трех циклов записи в устройство блок 37 памяти хранит код числа тысяча, блок 45 памяти код числа три, а буферная память 36 хранит по адресу десять код 3460 4числа сто, по адресу сто - код тыся- .чи, по адресу тысяча - код нуля.Лналогичным образом работает любой другой канал обмена информацией.5Для извлечения элемента очередииз канала обмена информацией ЭВМадресуется к нужной очереди с операцией чтения, в результате чего устройство выдает в ЭВМ код первогоэлемента очереди. Выдача нуля в ЭВМозначает, что данная очередь пуста.Режим извлечения элемента из очереди рассмотрим на примере работы того же канала обмена информацией, чтои в режиме постановки в очередь,В режиме извлечения элемента изочереди ЭВМ адресуется к нужнойочереди с операцией чтения, при этом,как и при записи, дешифратор 2 посигналу с цепи 16 синхронизации начала операции фиксирует адрес обращения в счетчике 4, а по сигналув цепи 14 ввода производит фиксациюсостояния регистров, при этом регистр 40 хранит код первого элемента очереди - десять, регистр 4 1признак непустой очереди (код десятьне равен нулю), реверсивный счетчик 44 вкод длины очереди - три.Регистры 39 и 42, а также магистральный приемник 5 и передатчик 46 в выполнении операции "Чтение из устройства" участия не принимают и соответствующими сигналами с выходов 35 дешифратора 2 на время выполненияэтой операции закрыты. После фиксации информации в регистрах сигналомс седьмого выхода второго дешифратора 2 разблокируется счетчик 3 и пер вый после этого импульс с генератора 8 через элемент И 9 переведет этотсчетчик из нулевого состояния в пер"вое, При этом состоянии счетчика 3и при наличии активных сигналов в 45 цепи 16 синхронизации начала операции в цепи 14 ввода информации, атакже признака непустой очереди вцепи 35 с выхода регистра 41, дешифратор 2 устанавливает активные уров ни сигналов на своих шестом, первоми пятом выходах, которые поступаютсоответственно на разрешающие входырегистра 40, буферной памяти 36 ивторой вход магистрального передат чика 6. Сигнал по цепи 24 с шестого выхода второго дешифратора 2 открывает выход регистра 40, информация из которого (код десять) посту460 сять уже взят из очереди), а блок 545 памяти хранит код числа два, т,е,в адресуемой очереди находится дваэлемента.При втором чтении той же очере ди устройство срабатывает аналогичньп образом с той лишь разницей, чтов момент обращения регистр 40 заЗО 15 1513 1 ает по второй информационной шине 34 на вход магистрального передатчика 6 и на адресньп вход буферной амяти 36. Сигнал с первого выхода торого дешифратора 2 по цепи 26 Разрешает выдачу информации из буерной памяти 36 в первую информаонную шину 20, при этом на инфорационньп вход блока 37 памяти с выода буферной памяти 36 поступает од числа сто, которьп хранится поресу десять, установленному на торой информационной шине 34 с рестра 40. Сигнал с пятого выхода торого дешифратора 2 открывает мастральный передатчик б и информа(код числа десять) с выхода рестра 40 поступает на шину 19 адреа данных,Первый дешифратор 1,при той же омбинации сигналов на своих адресых входах, с приходом второго тактоого импульса вырабатывает сигналы аписи в цепях 30 и 33, Сигнал с пяого выхода дешифратора 1 по цепи 0 произведет запись информации в лок памяти, в данном случае код чиса сто. Сигнал с второго выхода дефратора 1 по цепи 33 произведет ычитание единицы из содержимого реерсивного счетчика 44. Таким обраом, в реверсивном счетчике 44 будетаниться код числа два. Задний ронт второго импульса с выхода элеента И 9 переведет счетчик 3 во втоое состояние, В этом состоянии дефратор 2 не меняет комбинации своих " ыходных сигналов, а дешифратор 1приходом третьего импульса вырабаъвает сигнал записи на своем шестом 1 зыходе, Этот сигнал по цепи 29 заНостся в блок 45 памяти код числа два с выхода реверсивного счетчика 44. По концу третьего импульса с выхо. да элемента И 9 счетчик 3 переходит в третье состояние. В этом состоянии дешифратор 2, в дополнение к уже установленным сигналам, устанавливает сигнал на своем третьем выходе. Этот сигнал поступает на вход элеМента И 9 и закрывает его, кроме того, этот сигнал по цепи 18 ответа Извещает ЭВМ о завершении операции "Чтение устройства" ЭВМ, получив сигнал по цепи 18 ответа, считывает код с шины данных и убирает сигналы обра" Щения, Устройство переходит в исходное состояние, После операции Чтение устройства" блок 37 памяти храниткод числа сто, как код первого элемента очереди (элемент с номером дефиксирует код числа сто, а реверсивный счетчик 44 - код числа два. Второй тактовый импульс запишет в блок37 памяти содержимое буферной памяти 36, т,е, код числа тысяча, которь буферная память 36 хранитпо адресу сто, и уменьшит состояниереверсивного счетчика 44, Третий тактовый импульс запишет в блок 45 памяти код единицы с выхода реверсивного счетчика 44, Аналогично произойдет и третий цикл чтения этой же очереди, при котором устройство выдаст в ЭВМ код числа тысяча. Во время третьего цикла чтения второй тактовый импульс запишет в блок 37 памяти код числа ноль с выхода буфернойпамяти 36, так как по адресу тысяча в последнем цикле записи в устройство в буферную память 36 был записан ноль. Третий тактовый импульсзапишет в блок 45 памяти нулевуюдлину с выхода реверсивного счетчика44, В случае четвертого цикла чтенияэтой же очереди (а очередь уже пуста)при обращении ЭВМ к устройству регистр 40 зафиксирует код, равный 40нулю, с выхода блока 37 памяти, а регистр 41 зафиксирует признак пустойочереди с выхода дешифратора 43Вэтом случае после первого тактовогоимпульса, когда счетчик 3 перейдетв первое состояние, дешифратор 2 ус тановит сигналы на пятом, шестом итретьем своих выходах, закрыв темсамым элемент И 9 и послав сигналв цепь 18 ответа, при этом черезоткрытый магстральньп передатчик 6 50 в шину 19 адреса данных поступит коднуля с выхода регистра 40, ЭВМ, получив сигнал ответа, считывает данные с шины 19 адреса данных. Программное обеспечение ЭВМ построенотаким образом, что прочитанный нольиз адресуемой очереди воспринимается как признак того, что даннаяочередь пуста, 37 151Таким образом, с помощью данного устройства ЭВМ или группа ЭВМ могут вести очереди заданий и заявок на обслуживание, обмениваясь при этом номерами этих заявок или заданий, Такое устройство наиболее эффективно при конвеерной обработке заявок или заданий в мультипроцессорных системах с большим числом очередей на обработку между различными процессами.Устройство позволяет ЭВМ работать с очередями за один цикл обращения (записи или чтения); поэтому конФликтных ситуаций в этом случае вмультипроцессорных системах не произойдет, так как одновременный доступ кодному и тому же ресурсу системы от двух и более ЭВМ предотвращает системный арбитр,На практике в ряду мультипроцессорных систем возникает необходимостьзнать число элементов той или инойочереди. Для этой цели в устройствепредусмотрен режим чтения длины очереди,Для получения текущей длины очереди ЭВМ адресуется к данной очереди,но по второму адресу этой очередис операцией чтения. Как и в предыдущих случаях в цикле начальной выборки в устройстве фиксируются адресв счетчике 4 и содержимое третьего37, второго 38 и первого 45 .блоковпамяти. Дешифратор 7 адреса, определив, что обращение осуществляетсяпо второму адресу очереди; а не попервому, устанавливает сигнал насвоем первом выходе, который является шестым входом первого 1 и второго 2 дешифраторовПосле цикланачальной выборки устройства, когдапервый импульс переведет счетчик3 из нулевого состояния в первое,дешифратор 2 устанавливает активныесигналы на пятом, третьем и восьмомвыходах. Сигнал с восьмого выходадешифратора 2 по цепи 28 открываетпередатчик 46. Информация о длинеадресуемой очереди, зафиксированнаяв реверсивном счетчике 44, черезпередатчик 46 поступает на вторуюинформационную шину 34 и по ней навход магистрального передатчика 6.Сигнал с пятого выхода второго дешифратора 2 поступает на разрешающий вход магистрального передатчика 6 и открывает его. Информация 3460 18о длине адресуемой очереди с второй информационной шины 34 через открытый магистральный передатчик 6поступает в шину 9 адреса данных.Сигнал с третьего выхода дешифратора 2 блокирует прохождение следующих импульсов с генератора 8 насчетный вход счетчика 3. Кроме того, этот сигнал по цепи 16 ответауказывает ЭВМ, что устройство требуемую операцию выполнило. ЭВМ считывает код длины и снимает сигналыобращенияУстройство переходит висходное состояние. Дешифратор 1 вэтом режиме никаких сигналов не вырабатывает и информация, хранимая втрех блоках памяти и буферной, памяти,не изменяется. Иногда в процессеработы вычислительной системы возникает необходимость разрушить какуюлибо очередь, ЭВМ принявшая решение об разрушении какой-либо очереди, может очистить ее путем многократного чтения данной очереди дотех пор, пока не прочтет из устройства ноль как признак пустой очереди. Но к этой очереди в интервалахмежду чтениями может обратиться другая ЭВМ. Для предотвращения такойситуации в устройстве предусмотренрежим разрушения очереди за одинцикл обращения, Для этого ЭВМ адресуется по второму адресу очередик нужному номеру очереди с опера цией "Запись". Как и при любом обращении к устройству дешифратор 2 вырабатывает сигнал для фиксации информации в регистрах и разрешаетработу счетчика 3. Конец первого 40 тактового импульса переводит счетчик 3 из нулевого состояния впервое. Дешифратор 2 при первом состоянии счетчика 3, при наличии сигналана цепи 15 вывода и цепи 16 синхро низации и наличии сигнала на первомвыходе дешифратора 7 адреса, как ив режиме начальной установки, снимает сигналы со всех своих выходов,кроме второго. Сигнал с второго вы хода дешифратора 2 поступает по цепи 27 на установочный вход реверсив-ного счетчика 44 и устанавливаетего в ноль. Второй тактовый импульсс выхода элемента И 9 поступает на 55 стробирующий вход дешифратора 1, который формирует импульсы записи нацепях 29 и 30. Импульс в цепи 30производит запись нуля с первой ин