Цифровой регулятор

СОЮЗ СО 8 ЕТСНСОЦИАЛИСТИЧЕСНРЕСПУБЛИН 5 В 11/14 СССР НРЫТИ ГОСУДАРСТ 8 ЕННЫИ НОМИТ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И Е ИЗОБРЕТ ОП СВИДЕТЕЛЬСТВ(56) Круг Е. К., Дилигенский С. Н.ципы построения одноканальных цифрегуляторов. М.: Советское радио,Прин ровы 1969 ЛЯТОРтся к статическим о регулирования и для регулирования отношения двух пания тов О СФ г.1(54) ЦИФРОВОЙ РЕГУ (57) Изобретение относ системам автоматическо может быть использовано одного параметра или со ЯО 1293695 раметров технологического процесса. Цель изобретения - повышение точности и упрощение цифрового регулятора. Цифровой регулятор содержит блок 1 команд, первый 2 и второй 3 счетчики, первый 4 и второй 5 элементы И - НЕ, первый 6 и второй 7 К 5- триггеры, третий счетчик 8, третий К 8-триггер 9, первый элемент ИЛИ 10, аналогоцифровой преобразователь 11, задатчик 12, второй элемент ИЛИ 13, триггер знака 14, цифровой вычислительный блок 15, первый 16 и второй 17 элементы И. Цель изобрете -достигается за счет введения элемени блоков 2 - 10, 13, 15 - 17. 3 ил.51015 1Изобретение относится к статическим системам автоматического регулирования и может быть использовано для регулирования одного параметра или соотношения двух параметров технологического процесса.Цель изобретения является упрощение и повышение точности цифрового регулятора.На фиг. 1 представлена функциональная схема предлагаемого регулятора; на фиг. 2 - временные диаграммы работы цифрового регулятора; на фиг. 3 - пример реализации и временные диаграммы работы блока команд.Устройство содержит блок 1 команд, первый 2 и второй 3 счетчики, первый 4 и второй 5 элементы И - НЕ, первый 6 и второй 7 КЯ-триггеры, третий счетчик 8, третий КЯ-триггер 9, первый элемент ИЛИ 10, аналого-цифровой преобразователь 11, задатчик 12, второй элемент ИЛИ 13, триггер 14 знака, цифровой вычислительный блок 15, первый 16 и второй 17 элементы И.Цифровой регулятор работает в системе регулирования с обратной связью пс принципу комбинированного регулирования, т.е. осуществляет управление по рассогласованию и по заданию.Цифровой регулятор работает следующим образом.Измеренное значение (Х) регулируемой величины преобразуется с помощью знало. го-цифрового преобразователя 11 в двоично-десятичный код, Заданное значение (Х) регулируемой величины формируется на выхо дах задатчика 12 также в двоично-десятичном коде.На выходе блока 1 команд формируются импульсы цикла (фиг. 2 а и Зб), в интервалах между которыми на выходе цифрового регулятора действует широтно-импульсный сигнал регулируюгцего воздействия (у), а в течение самих импульсов цикла происходит формирование сигнала рассогласования Я (ошибка 5) между заданием и действительным значением регулируемой величины Х.Сигнал ошибки Я образуется как сигнал разности 5 = Х - Х в соответствии с временными диаграммами, приведенными на фиг. 2, следующим образом.По заднему фронту импульсов цикла в первый счетчик 2 с выхода аналого-цифрового преобразователя 11 записывается в коде 8421 значение Х, во второй счетчик 2 с выходов задатчика 12 в коде 8421 значение Х (фиг. 2 б и в), КЯтриггеры 6 и 7 устанавливаются в единицу (фиг. 2 г и д).По переднему фронту импульсов цикла числа, записанные.в счетчиках 2 и 3, начинают считываться до нуля высокочастотными импульсами, поступающими на счетные входы счетчиков 2 и 3 с выхода блока 1 команд. Импульсы переноса счетчиков 2 и 3 опрокидывают КЬ-триггеры 6 и 7, причем 20 25 20 35 40 45 50 при наличии ошибки К 8-триггеры 6 ч 7 опрокидываются в разные моменты времени (фиг. 2 г и д),Из выходных сигналов КЯ-триггеров 6 и 7 с помощью элементов И - НЕ 4 и 5 формируются импульсы с высокочастотным заполненисм (фиг, 2 е), число высокочастотных импульсов в которых пропорционально ошибке 8. Полученные пачки импульсов поступают на один из входов триггера 14 знака, на выходах которого формируется сигнал знака ошибки Я, а также через элемент ИЛИ 10на вход цифрового вычислительного блока 15, где преобразуются в соответствии с законом регулирования.Преобразование ошибки в выходной дискретный широтно-импульсный сигнал происходит в соответствии с временными диаграммами следующим образом. По переднему фронту импульсов с выхода блока 1 команд (фиг. 3 б) в третий счетчик 8 по параллельному входу записывается в коде 8421 сигнал задания, а третий КЯ-триггер 9 устанавливается в единицу. Коэффициент передачи цепи управления по заданию (участок цепи между вторым выходом задатчика 12 и параллельным входом третьего счетчика 8) может быть задан выбором определенного числа двоичных разрядов записываемого в третий счетчик 8 кола сигнала задания.Сигнал ошибки, преобразованный в соответствии с законом регулирования, поступает с выхода цифрового вычислительного блока 15 через элементы И 16 и7 и через элемент ИЛИ 13 на счетный вход третьего счетчика 8 в зависимости от состояния триггера 14 знака и алгеораически суммируется в течение импульса цикла с записанным в третьем счетчике 8 числом (фиг, 2 ж).Полученная в счетчике 8 сумма считывается в интервале между импульсами цикла до нуля, импульсами с выхода блокакоманд, поступающими через элемент ИЛИ 10 на вычитающий вход третьего счетчика 8. Сигнал переноса третьего счетчика 8 устанавливает в нуль третий КЬ-триггер 9.Таким образом, на выходе третьего КЯ-триггера 9 формируется дискретный широтно-импульсный сигнал (фиг. 2 к) с регулируемой скважностью, который может быть преобразован в ток, напряжение, мощность.Длительность выходных импульсов пропорциональна заданию и ошибке, а период следования равен периоду следования импульсов цикла.Использование для формирования сигнала ошибки двух счетчиков, двух триггеров и логической схемы типа И, ИЛИ вместо параллельного двоично-десятичного накапливающего сумматора и регистра памяти прототипа позволяет упростить схему и про 12936953изводить чисто цифровую обработку сигнала ошибки, что приводит вместе с введением прямого канала регулирования к повышению точности регулирования.Таким образом, предлагаемый цифровой регулятор может использоваться для регули 5 рования любых параметров (давление, влажность, напряжение, ток, сопротивление и др.), преобразуемых в цифровую форму, в промышленности и в научных исследованиях.10Формула изобретенияЦифровой регулятор, содержащий задатчик, аналого-цифровой преобразователь, триггер знака и блок команд, отличаю 15 и 1 ийся тем, что, с целью упрошения и повышения точности, введены первый и второй счетчики, счетные входы которых соединены с первыми входами первого и второго элементов И - НЕ и с первым выходом блока команд, второй выход которого соединен с 5-входами первого и второго КЬ-триггеров и входами установки первого и второго счетчиков, параллельные входы которых соединены соответственно с выходами аналого-цифрового преобразователя и с первым 25 и вторым выходами задатчика, а выходы переноса - с К-входами соответственно первого и второго КЯ-триггеров, инверсные выходы которых соединены с вторыми входами соответственно второго и первого элементов И - НЕ, третьи входы которых соединены с прямыми выходами соответственно первого и второго КЬ-триггеров, а выходы - соответственно с первыми и вторыми входами триггера знака и первого элемента ИЛИ, выход которого соединен с входом вычислительного блока, соединенного выходом с первыми выходами первого и второго элементов И, вторые входы которых соединены соответственно с инверсным и прямым выходами триггера знака, выход второго элемента И соединен с суммируюшим входом третьего счетчика, вычитающий вход которого соединен с выходом второго элемента ИЛИ, параллельный вход - с вторь 1 м выходом задатчика, а вход установки - с 5-входом третьего КЬ-триггера и третьим выходом блока команд, четвертым выходом соединенного с входом второго элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, а К-вход третьего К 5-триггера соединен с выходом переноса третьего счетчика.Редактор Заказ 385 ВНИИП Произв Составитель В. Башкиров. Середа Текред И. Верес Корректор Г. Решетник2 Тираж 864 ПодписноеГосударственного комитета СССР по делам изобретений и открытий13035, Москва, Ж - 35, Раушская наб., д. 4/5ственно.полиграфическое предприятие, г. Ужгород, ул. Проектная, 4