Вычислительное устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХ ЯО 12919 СПУБЛИ 1) 4 С 06 Г 7/544 ПИСАНИЕ ИЗОБРЕТЕНД Т 0 РСН 0 ф СИДЕТ:ЛСТ 4Г функциоью изобре лас е- ыожност =хг т торы 1.11.2 второй я итера 3,4,5,6 резул ся на осн представовой форме. пслу р после 3,узлах выменных 2 в ения итерационных пе менты для вычисления оторыхвой груп 2 ил,пер 1.2 представляют суммато пы 1.1 и второй груп ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(7 1) Институт проблем моделировани в энергетике АН УССР и Киевский ин ститут гражданской авиации им. ф 60-летия СССР(56) Авторское свидетельство СССР У 1086426, кл. С 06 Р 7/52, 1983.Стасюк А.И. Однородные многофун циональные матричные процессоры, Кие1983 (Препринт АН УССР, Институтэлектродинамики, У 351), с. 13,рис(57) Устройство может быть использовано автономно в специализированных вычислителях или в комплексе с большой ЭВМ в качестве нального расширителя. Цел тения является расширение шаемых задач за счет возм числения выражений видасС Устройство содержит сумма первой группы, сумматоры группы, узлы 2 формирован ционных переменных, входы аргументов, выходы 7, 7та. Вычисление производит ве оперирования с числами ленными в разрядно-.аналог Совокупность уравнений (п рядов в числах) реализует довательно за один тактч ч Ччуо 1=ггх,(2) раэря ч 1-1)хг е матр едста щие изображени со а г т с ение ( П ыражения (3) эапидля определения1раз яда с искомоставим в и виде новании в ваем выраж чен арш р 2 ус= гч иВ 1 12Изобретение относится к вычислительной технике и может быть приме-. нено в автономно специализированных вычислителях или в комплексе в, большой ЭВИ в качестве функционального расширителя.Целью изобретения является расширение класса решаемых задач за счет возможности вычисления выражения виТ гчхдауНа фиг.1 представлена функциональная схема вычислительного устройства для случая и = 3 (и - разрядность аргументов); на фиг,2 - функциональная схема 3-го узла формирования итерационных переменных (1 = 1, ,п).Вычислительное устройство содержит сумматоры 1,1 первой группы, сумматоры 12 второй группы, узлы 2 формирования итерационных переменных, вход 3 четвертого аргумента устройства, вход 4 первого аргумента устройства, входы 5 разрядов третьего 1 91978 2аргумента устройства, входы 6 разрядов второго аргумента устройства,группу выходов 7 и 7 результатаустройства.Узел формирования итерационныхпеременных содержит сумматор 8 помодулю два, первый 9.1 и второй 92сумматоры, сумматор-вычитатель 10,вычитатель 11,10 Устройство для вычисления зависимости вида 15работает следующим образом.Представим выражение (1) в разрядной форме как ч 11 1 1 1 11где с= Ы д с х = х х х разрядные векторы, представляющие25 собой разрядное изображение сх1291978 и в общем случае для вычисления каж ) ) 1 сооответственно как дого последующего значения разряда1 В.О,при В. = В В; О.чг х Результат вычислений при этомпредставляется как Вычислительное устройства является однородным, т.е. содержит одинаковые элементы и связи для всех ), таких как 1 ( ) си. При )=1 отличие заключается в том, что на вход второго слагаемого второго сумматора 9.2 первого узла формирования итерационных переменных поступает значеждом ) - мматор 2 сумматоре первои ов 1.1 образуетсякоторое пос срого слагаемого ора первой группы с сдвигом на один ра младших разрядов. Фгруппыэначенипает наматоровряд в ст тупает сигнал,сну вычитанПрисумматоматоровформирок следу мматоре второй1.2 образуется зна В каждом )-м группы сумматоро= п не а 1.1 п 1,2 вто ания ит упает1+1)-говигом на суммод щим слам. зрядов. там В каждом )- рационных пере сумматоре-выч 1.1 значения з узле формироваменных формируютателе 10 и вычаковых разрядо ния итется натателепо выра му ретения з Вычислительное усжащее первую группучем вход первого аргства соединен со сдврядов в сторону младшвходом первого слагаматора первой группы.1-го разряда второгоройства соединен с ввания первого слагае На выходе выччачение В,. Нмодулю дваЗначения зн ателя ыходе образуется ковых разпают на вых ые шины5 ентов), вход ргумента уст дом стробиро го )-го сумм пает на вход го сумматора ования итерациие Е, поступаора первой группы,л и ч щ е е с я тем, что, рения класса решаемых воэможности вычислени мматора-вычирования ит с целью сши задач за счетя выражения видополнительно Гч 2 Ха с(= зуетата е троиства. ение 2 7 которое поа вход второго слагаемогоатора этой группы соин разряд в сторону младш жению (5)д д. вычисляется эн сумматора 8 по значение С,. ч ч рядов с(. д. по7, 7 . Значение В, пост второго слагаемого втор 9.2 +1)-го узла формир онных переменных, Значен ет на управляющий вход су тателя +1)-го узла фор рационных переменных.1 1Группа выходов к, (, группу выходов резуль правляющии вход сумя 10 этого узла поспределяющий режим существует связеи отрвой группы, сумой группы, узла 2рационных переменныхветствующим элеменройство, содерумматоров,примента устройгом на 2) разих разрядов смого 1-го сум= 1п)м1291978 Составитель СКуликоведактор И. Лазаренко Техред И.Попович Корректор С. Черни Заказ 27 Подписнокомитета СССРи открытий Тираж 673 ВНИИПИ Государственного по делам изобретений 13035, Москва, Ж, Раушая наб., д. Производственно-полиграфическое предприятие, г. Ужгород, ул ктна введены вторая группа сумматоров и группа узлов формирования итерационных переменных, причем каждый узел формирования итерационных переменных групп содержит два сумматора, сумматор-вычитатель, вычитатель и сумматор по модулю два, причем вход первого аргумента устройства соединен со сдвигом на (23+1) разрядов в сторону младших разрядов с входом первого слагаемого 3-го сумматора второй группы, вход 3-го разряда третьего аргумента устройства соединен с входом стробирования первого слагаемого 3-го сумматора второй группы, выходы д-х сумматоров (х=1,п) первой и второй групп соединены со сдвигом на один разряд в сторону младших разрядов с входами вторых слагаемых (ь+1)-х сумматоров первой и второй групп соответственно, вход четвертого аргумента устройства соединен со сдвигом на 3 разрядов в сторону младших разрядов с входом вычитаемого вычитателя и входом первого слагаемого сумматора-вычитателя 1-го узла формирования итерационных переменных, выходы 3-х сумматоров первой и второй групп соединены с входами первых слагаемых соответственно первого и второго сум.маторов -го узла формирования итерационных переменных, вход 3-го разряда третьего аргумента устройства соединен с входом стробирования первого слагаемого второго сумматора 3-го узла формирования йтерационных переменных, вход 3-го разряда второго аргумента устройства соединен свходом стробирования первого слагаемого первого сумматора 3-го узлаформирования итерационных переменных, выход второго сумматора 1-гоузла формирования итерационных переменных соединен с входом второгослагаемого первого сумматора этого О узла, выход первого сумматора 3-гоузла формирования итерационных переменных соединен с входом второгослагаемого сумматора-вычитателя этого узла, информационный вход и выход 15 .знакового разряда 3-го узла Формирования итерационных переменных соединены соответственно с входом уменьшаемого и входом стробирования вычитаемого вычитателя этого узла, выхо ды знаковых разрядов сумматора-вычитателя и вычитателя 3-го узла формирования итерационных переменных соединены соответственно с первым ивторым входами сумматора по модулюдва этого узла, выходы сумматора помодулю два и вычитателю -го узлаФормирования итерационных переменныхсоединены соответственно с входомуправления сложением-вычитанием сум 3 О матора-вычитателя и входом второгослагаемого второго сумматора (+1)-гоузла формирования итерационных переменных, группа выходов знаковыхразрядов сумматоров-вычитателей и 35 вычитателей узлов формирования итерационных переменныхгруппы являетсягруппой выходов результата устройства,