Многопороговый логический элемент

(51)4 Н 0 3 ОПИСАНИЕ ИЗОБРЕТЕНИ ЕТЕЛЬС АВТОРСКОМУ,3ский институтЮ. Гладких льство СССР 9/23, 1980. ГИЧЕСКИИ ЗЛЕ о тех- ние кци я э ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(57) Изобретение относится к автике и вычислительной технике.использоваться как интегральныйгнческий элемент для построенияловавтоматики и вычислительноники. Цель изобретения - расширфункциональных возможностей, доется путем реализации в нем фунсвертки чисел по модулю два. Дл го в многопороговый логическйй элемент дополнительно введены: логический элемент НЕ 23 два двухвходовыхэлемента ИЛИ 21 и ВЯ-триггер на двухвходовых элементах И-НЕ 9. Крометого, устройство содержит линейныйсумматор 1 для каждого входа, попарно соединенные диоды 2 и 3, резисторы 4, источник 5 смещения, делительна резисторах 6, источник 7 смещения,многопороговый дискриминатор 8, выполненный из однопороговых дискриминаторов 9 на двухвходовых элементах.И-НЕ, источник 14 питания, многовходовый элемент И-НЕ 16, выходные клеммы 17 и 19, клемма 27 тактирующихсигналов. На чертеже также показаныпозиции входов и выходов 10, 11, 12,13, 15, 20, 22, 22, 24, 25 и 26 логических элементов. 1 ил.1 12Изобретение относится к автоматике и вычислительной технике, в частности, к пороговым логическим элементам, и является усовершенствованием известного устройства по авт.св.У 788384.Цель изобретения - расширениефункциональных возможностей путемреализации в нем функции свертки чисел по шой 3,На чертеже приведена принципиальная схема многопорогового логического элемента.Многопороговый логический элементсостоит из линейного сумматора, имеющего и основных и один дополнительныйвходы, многопорогового дискриминатора, логического элемента И-НЕ, логи ческого элемента НЕ, двух логическихэлементов ИЛИ и ВЯ-триггера.Линейный сумматор 1 для каждоговхода содержит попарно соединенныедиоды 2 и 3, Каждая пара диодов вточках, объединяющих их диоды черезрезисторы 4, управляющие. весовымикоэффициентами по соответствующемувходу, подключена к положительномуполюсу источника 5 смещения. Катодыдиодов 3 объединены и подсоединенычерез делитель из резисторов 6 к отрицательному полюсу источника 7 смещения. Многопороговый дискриминатор8 представляет собой несколько соединенных однопороговых дискриминаторов 9, выполненных на двухвходовыхэлементах И-НЕ,Вход 10 каждого одно-,порогового дискриминатора соединен ссоответствующим делителем из резисторов 6, развязывая тем самым каждый последующий дискриминатор с большим значением порога срабатыванияот предыдущего. Входы 11 нечетныходнопороговых дискриминаторов подключены к выходам 12 четных однопороговых дискриминаторов с ближайшим большим порогом срабатывания. Входы 13четных однопороговых дискриминаторовобъединены и подключены к положительному полюсу источника 14 питания.Выходы 15 нечетных однопороговыхдискриминаторов соединены с входамимноговходового логического элементаИ-НЕ 16, выход которого подключен кпервой выходной клемме 17 многопорогового логического элемента. К второй выходной клемме 18 многопорогового логического элемента подключенпрямой выход ВЯ-триггера с инверсным управлением на двухвходовьФ эле 72499 Ъментах ИЕ 19. Вход 20 установки триггера в единицу соединен с выходом первого элемента ИЛИ 21, вход 22которого через элемент НЕ 23 подключен к выходу логического элементаИ-НЕ 16. Вход 24 установки триггерав ноль соединен с выходом второго логического элемента ИЛИ 21, вход 25которого подключен к выходу логичес- О кого элемента И-НЕ 6. Входы 26 логических элементов ИЛИ 21 объединеныи соединены с клеммой 27 тактирующихсигналов, которая соединена с дополнительным входом линейного сумматора, 5 Клеммы 28 являются основными входамимногопорогового логического элемента.Сигналы на клемму 27 от генератора тактовых импульсов подаются с пещ риодом Т. В первую половину периодазначение тактового сигнала равно логическому нулю, во вторую половинупериода - логической единице. Сигналот генератора тактовых импульсов по ступает одновременно с подачей навходы 28 сворачиваемого кода.Значения весовых коэффициентовнечетных основных входов линейногосумматора равны единице, четных осЗ 0 новных входов - двум. Вес дополнительного входа линейного сумматораравен единице.Рассмотрим работу устройства напримере восьмивходового многопорогового логического элемента, осуществляющего свертку по шой 3 двоичногокода. Пороги срабатывания однопороговых дискриминаторов 9 равны соответственно Т 2 Т 31 Тз 51 ТПри подаче на входные клеммы 28многопорогового логического элементадвоичного набора,.состоящего из одних нулей, и при поступлении тактового сигнала в первой половине периода диоды 2 проводят ток от источника5 смещения через соответствующиерезисторы 4. На входах О однопороговых дискриминаторов 9 присутствуетпотенциал логического нуля и, какследствие этого, на выходе логического элемента И-НЕ 16 - также потенциал логического нуля, Тогда на входе20 ВЯ-триггера присутствует потенциаллогической единицы, на входе 24 ВЯтриггера - потенциал логического нуля. На клеммах 17 и 18 многопорогового логического элемента присутствует потенциал логического нуля.3 1272При поступлении тактового импульса во второй половине периода диоды 2, связанные с клеммами 28, также проводят ток от источника 5 смещения, диод 2, связанный с клеммой 27, запирается и ток через соответствующий резистор 4 и диод 3 переключается в цепь резисторов 6. При этом потенциала на выходе линейного сумматора 1 недостаточно для срабатывания О однопорогового дискриминатора 9 с порогом Т =2На выходе логического элемента 16, а следовательно, и на клемме 17 многопорогового элемента сохраняется значение логического ну ля.Так как значение тактового сигнала в рассматриваемый момент времени равно единице, то на входах элементов ИЛИ 21, а следовательно, и на 20 входах 20 и 24 ЯЯ-триггера присутствует потенциал логической единицы, что соответствует комбинации хранения предыдущего состояния, и на клемме 8 многопорогового элемента также 25 присутствует потенциал логического нуля.Пусть на входы 28 многопорогового элемента поступает двбичный код, содержащий единицу в нечетном разряде, 3 О а во всех остальных разрядах - нули, Сигнал в форме положительного потенциала запирает один из диодов 2, связанных с входами 28. Тогда ток через соответствующий резистор 4 и диод 335 поступает в цепь резисторов 6. При этом в первой половине периода следования тактовых сигналов потенциала на выходе линейного сумматора 1 недостаточно для срабатывания дискри40 минатора 9 с порогом Т =2 следовательно, на выходе логического элемента 16 присутствует уровень логического куля.При поступлении тактового импуль са во второй половине периода диод 2, связанный с клеммой 27, запирается, ток через соответствующий резистор 4 и диод 3 также поступает в цепь резисторов 6. Потенциал на выходе линейного сумматора 1 становится достаточным для срабатывания дискриминатора 9 с порогом Т, =2, на выходе которого появляется потенциал логического нуля. Как следствие этого, на выходе логического элемента 16 и на выходной клемме 17 многопорогового элемента присутствует потенциал 499 4логической единицы. С поступлениемтактового сигнала во второй половинепериода ВЯ-триггер не изменит своегосостояния, в которое он установилсяво время первой половины периода, ина выходе 18 многопорогового элемента присутствует потенциал логического нуля.Пусть на входы 28 линейного сумматораподан двоичный набор выходных переменных, содержащий единицув четном разряде, а во всех остальных разрядах - нули. Тогда во времяследования первой половины тактовыхсигналов срабатывает дискриминатор9 с порогом Т, =2, на выходе элемента16 присутствует потенциал логическойединицы, на выходе ВЯ-триггера, связанном с клеммой 18, устанавливаетсяпотенциал логической единицы. Припоступлении тактового импульса вовторой половине периода взвешеннаясумма на входах линейного сумматораЪувеличивается на единицу, потенциална выходе линейного сумматора 1 становится достаточным для срабатываниядискриминатора 9 с порогом Т =3, навыходе которого устанавливается потенциал логического нуля. При этомлогический элемент И-НЕ 9. с порогомсрабатывания Т формирует выходнойсигнал, соответствующий логической единице, и на выходе 17 многопорогового элемента появляется потенциал логического нуля. Так как ВЯ-триггерво второй половине периода следования тактового импульса сохраняет предыдущее состояние, то на выходе18 многопорогового элемента присутствует потенциал логической единицЫ.Если на вхьды 28 линейного сумматора поступил двоичный код такой, что взвешенная сумма равна порогусрабатывания Т, где 1 - четное, топри поступлении тактового сигнала впервой половине периода срабатывает четный дискриминатор 9 с порогомТ;, на его выходе 12 присутствувт потенциал логического нуля, на выходе15 связанного с ним нечетного дискриминатора 9 с порогом Т, - потенциал логической единицы, на выходеэлемента И-НЕ 16, а следовательно,и на выходах 17 и 18 многопороговогоэлемента - потенциал логического нуля. При поступлении тактового сигналаво второй половине взвешенная суммаВНИИПИ Заказ 6349/56 Тираж 816 Подписное. Произв-полигр. пр-тие, г, Ужгород, ул. Проектная, 4 3 12724 увеличивается на единицу, но потенциала на выходе линейного сумматора 1 недостаточно для срабатывания дискриминатора 9 с. порогом Т. , на выходе 17 многопорогового элемента при 5 сутствует потенциал логического нуля. Во время следования тактового сигнала во второй половине периода на входах 20 и 24 ВЯ-триггера присутствует потенциал логической единицы, что соответствует комбинации хранения предыдущего состояния, т,е. на выходе 18 многопорогового элемента присутствует потенциал логического нуля,Если на входы 28 линейного сумма тора поступил двоичный код такой, что взвешенная сумма больше порога срабатывания Т, где- четное, но меньше порога Т, , то при поступлении тактового сигнала в первой поло- що вине периода срабатывает четный дискриминатор 9 с порогом Т, на выходах 17 и 18 многопорогового элемента устанавливается потенциал логического нуля. При поступлении тактового 25 сигнала во второй половине периодаФвзвешенная сумма увеличивается на единицу, срабатывает нечетный дискриминатор 9 с порогом Т. 1, на выходе+115 которого устанавливается потенциал О логического нуля, на выходе,логического элемента И-НЕ 16,а следовательно, и на выходе 17 многопорогового элемента присутствует потенциал логической единицы, Во время следования тактового сигнала во второй половине. периода ВЯ-триггер сохраняет состояние, в которое он установился во время первой половины периода, т.е. на выходе 18 многопорогового элемента присутствует потенциал логического нуля.Если на входы 28 линейного сумматора поступил двоичный код такой, что взвешенная сумма равна нечетному 45 порогу Т. , то при поступлении тактового сигнала в первую половину периода срабатывает нечетный дискриминатор 9 с порогом Т.1, на выходе элемента И-НЕ 16 и на выходах 17 и 18 многопорогового элемента устанавливается потенциал логической еди 99 бнины, При поступлении тактового сигнала во второй половине периода срабатывает четный дискриминатор 9 с порогом Т , на выходе элемента И-НЕ 16и на выходе 17 многопорогового элемента присутствует потенциал логического нуля.Во время следования тактового сигнала во второй половине периода ВЯ- триггер сохраняет состояние, в которое он установился во время первой половины периода, т.е. на выходе 18 многопорогового элемента присутствует потенциал логической единицы. Таким образом, функция свертки двоичного числа по йой 3 на выходах 17 и 18 многопорового логического элемента формируется во время действия единичного значения тактового сигнала, который может быть использован и для синхронизации логических элементов, являющихся нагрузкой для рассматриваемого многопорогового логического элемента. Формула изобретения Многопороговый логический элемент по авт. св. Ф 788384, о т л и ч а ющ и й с я тем, что, с целью расширения функциональных возможностей, он дополнительно содержит логический элемент НЕ, два двухвходовых элемента ИЛИ и ВЯ-тоиггер на двухвходовых элементах И-НЕ,прямой выход которого подключен к второй выходной клемме многопорогового логического элемента, вход установки в единицу соединен с выходом первого элемента ИЛИ, первый вход которого через элемент НЕ подключен к выходу многовходового логического элемента И-НЕ, вход установки в ноль ВЯ-триггера соеди-, нен с выходом второго логического элемента ИЛИ, первый вход которого соединен с выходом многовходового логического элемента И-НЕ, вторые входы логических элементов ИЛИ соединены с клеммой тактирующего сигнала и дополнительным входом линейного сумматора.