Цифровое логарифмирующее устройство

сОюз сОВетснихСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 4806 Р 7 Удю Стае ДЕЛАМ И нныи комитет сссР тений и ОткРытий ОБРЕТЕНИЯ РИСА ЕТЕЛЬСТ АВТОРСКОМУ( 56) АвторскИф 881741, клАвторскоеУ 1101819, кл Гр Семен льство СССР /556, 1979, ство СССР 7/556, 1983) ЦИФРОВОЕ ЛОГАРИФМИРУ 10 ЩЕЕ УСТ ие относится к области слительной техники.ия - повышение быстроовое логарифмическое, еркит И-разрядный ре- выделения старшего зна-.,80.1262490формирования мантиссы, в который входят ш элементов ИПИ, где ш 2 Б-З, ш групп элементов И, какдая нэ которых состоит из (ш+) элементов И, шифратор, блок постоянной памяти мантиссы, блок постоянной памяти оснований и умножитель. В данном устройстве повышение быстродействия осуществляется за счет того, что формирование характеристики и ман-тиссы логарифма по основанию два при нормализации .входного кода производится одновременно иа комбинационных элементах, которые соединены так, что увеличение разрядности входного а кода на один разряд приводит к уве- Е личенюо.на один элемент И, ИЛИ и инвертор при формировании характеристики логарифма, а при формировании мантиссы логарифма количество элементов определяется требуемой точностью. Б1262490 г Устройство относится к области цифровой вычислительной техники и может быть использовано в арифметических устройствах и для сжатия динамического диапазона в устройствах 5 цифровой обработки сигналов.Целью изобретения является повышение быстродействия,На Фиг. 1 представлена функциональная схема цифрового логарифми ческого устройства; на фиг. 2 - график значений масштабных коэффициентов 1 од 2 как функции а .ЯЦифровое логарифмирующее устройство содержит Б разрядный регистр 1, 15 блок 2 выделения старшего значащего разряда, блок 3 формирования мантиссы. В блок 2 выделения старшего значащего разряда входят элементы И4-7, элементы НЕ 8-11, элементы ИЛИ 20 12-14, В блок 3 формирования мантис" сы входят элементы И 15-21, элементы ИЛИ 22 и 23. Устройство также содержит ширатор 24, блок 25 постоянной памяти мантиссы, блок 26 постоянной памяти основания и умиожи" тель 27.Алгоритм работы предлагаемого устройства описывается выражением1 оя МокьМ 1 ояЬ, (1) 30 где 1 ояМ - логарифм числа И по основанию а;1 од М - логариФм числа И по ос-.,-ьнованию Ь;1 одаЬ - логарифм числа Ъ по основанию а .Выражение (1)позволяет вычислить логарифм числа И по любому наперед заданному основанию.Для предлагаемого устройства чис- щ 0 ло М является числом, представленным в классе целых чисел в двоичной системе счисления. Для этого случая вы" числения проводятся при Ь 2, тогда выражение (1) принимает вид451 одаМ=1 од М 1 од 2. (2)Иа выражения (21 видно, нто иля вычисления 1 оя М необходимо вычислить логарифм числа И по основанию два и полученное значение умножить на масштабный коэффициент 1 оя 2, который преобразует логарифм числа М по основанию два в логарифм числа М по заданному основанию о .Масштабные коэффициенты -1 оЕ 2 для различных значений а записываются в блок 26, Число этих коэффициентов определяется исходя из требуемого количества различных значений масштаба. Выборка того или иного значения масштабного коэффициента из блока 26 определяется установкой на его входе значения а, соответствующего выбранному значению масштабного коэффициента.На фиг. 2 приведены в, виде графика значения масштабных коэффициентов 1 оя 2 как Функции а, Приведенная за-. висимость позволяет выбрать любое значение масштабного козициент: при изменении а от 1,1 до 7.Устройство работает следующим образом,Код входного числа записывается в регистр 1. Старший значащий разряд входного кода проходит через зле" мент И на вход шифратора 24 и од- - новременно блокирует прохождение значащих мпадших разрядов через соответствующие элементы И блока 2 за счет подачи на первые входы младших разрядов элементов И блока 2 напряжения логического нуля. В .результате на выходе шифратора 24 сформируется акод, соответствующий характеристике логарифма входного кода по основанию два.Формирование мантиссы логарифма по основанию два осуществляется например так: если старший значащий разряд будет третий, то с выхода элемента И 5 на первые входы элемен" тов И 19 и 2 О дается разрешение на прохождение входного кода первого и второго разрядов регистра 1 на входы первого и второго разрядов блока 25, В результате на выходе блока 25 сформируется код мантиссы логарифма пооснованию два, определяемый двумя двоичными разрядами входного кода. еНа выходе блока 26 сформированкод логарифма числа два по заданному (выбранному) основанию. Выходноезначение кода, соответствующее логарифму входного кода по заданномуоснованию, Формируется как произведение логарифма входного кода по основанию два и кода логарифма числадва по заданному основанию,Рассмотрим работу устройства наконкретном примере для случая И=5,Задаем входной код М 11110 и а =1,1Число 11110 записывается в регистр . На вход шифратора 24 через блок 2 проходит только единица с выхода пятого разряда регистра 1, На выходе шифратора 24 сформируется 5 код характеристики логарифма числа 11110, равной 100. Эта же единица с выхода пятого разряда регистра 1 разрешает прохождение единиц четвертого и третьего разрядов регистра 1 1 О через элементы И 15 и 16, что приводит к наличию на обеих входах блока 25 единиц. Наличие на обеих входах блока 25 единиц обуславливает вывод из блока 25 кода мантиссы 15 числа 11110, равного 0,11001. В результате на первом входе умножителя будет код 100,11001.Выбранное значение числа а, равное 1,100, поступает на входы бло ка 26, что приводит к выводу из этого блока кода 1,11001, который поступает на второй вход умножителя 27. На выходе умножителя получается результат 100,10001. 25Технико-экономическая эффективность изобретения заключается в повышении быстродействия устройства за счет того, что Формирование характеристики и мантиссы входного ко- З 0 да по основанию два производится на комбинационных элементах, причем соединенных таким образом. что увеличение разрядности и точности не приводит к резкому увеличению числа35 элементов.Формула изобретенияЦифровое логарифмирующее устройство, содержащее регистр, блок посто,янной йамяти мантиссы, блок посто, янной памяти основания, умножитель, причем вход аргумента устройства соединен с входом регистра, вход основания устройства соединен с адресным входом блока постоянной памяти основания, выход которого соединен с первым входом умножителя, выход которого является выходом устройства. о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены шифратор,блок выделения старшего значащего разряда, содержащий (И) элементов И, где т - количество разрядов регистра, равное разрядности аргумента, (И) элементов НЕ, (И) элементов ИЛИ и блок формирования мантиссы, содержащей ш элементов ИЛИ, где ш=2 И-З, и ш групп элементов И, каждая иэ которых состоит из (ш+1) элементов И, причем выход первого разряда регистра соединен с первым входом второго элемента И блока выделения старшего значащего разряда, вход которого соединен с нулевым входом шифратора, выход К-го разряда регистра, где К=2Б, соедийен с первыми входами (К+1)-го элемента И и К-го элемента ИЛИ блока выделения старшего значащего разряда, выход которого соединен с вторым входом (К)-го элемента ИЛИ и через К-й элемент НЕ с вторым входом К-го элемента И блока выделения старшего значащего разряда, выход которого соединен с (К)-и входом шифратора, вход М-го разряда регистра соединен с Б-м входом шифратора и через Б-й элемент НЕ с вторым входом Б-го эле-. мента И блока выделения старшего значащего разряда, выход которого соединен с (М)-м входом шифратора, при этом вход младшего разряда блока памяти мантиссы соединен с выходом ш-го элемента ИЛИ блока Формирования мантиссы, входы которого соединены с выходами (ш+1)-х элементов И ш-й группы блока Формирования мантиссы, выходы с первого по ш-й разрядов регистра соединены с первыми входами элементов И ш-й группы блока формирования мантиссы соответственно, вторые входы которых обьединены с входами с (И-ш) по (М) разрядов шифратора, выход Б-го разряда регистра соединен с первым входом (ш+1)-го элемента И ш-й группы блока формиро- . вания мантиссы, второй вход которого соединен с выходом (ш+1)-го разряда регистра, выходы шифратора соединены со старшими раэрядаии второго входа умножителя, младшие разряды вгорого входа умножителя соединены с выходами блока постоянной памяти мантиссы.12 б 2490 оставитель А. Юуляпоехред Л.Серикова ектор И. Самборск едак В, Данк Закаэ 542 В/4 б Тирах 67ВНИИПИ Государственноло делам иэобрете333035, Москва, Ж"35, Рау Подписноео комитета СССРний н открытийшская наб., д. 45 од, ул. Проектная, 4 г,Производственно-полиграфическое преднрия