Запоминающее устройство

Изобретение относится к вычислительной технике и может быть использовано в электронной промышленности при изготовлении больших интегральных схем запоминающих устройств.Целью изобретения является упрощение, устройства.На чертеже представлена блок-схема устройства.Запоминающее устройство содержит второй дешифратор 1, адресные входы 2 второй группы устройства, вторую программируемую логическую матрицу (ПЛМ) 3, вторую группу адресных входов 4 устройства, первый дешифратор 5, первую программируемую логическую матрицу (ПЛМ) 6, входы 7 первой группы накопителя (матрица) 8, входы 9 второй группы накопителя 8, элемент ИЛИ-НЕ 1 О, вход 11 накопителя 8, элемент ИЛИ 12, дополнительный вход 13 элемента ИЛИ-НЕ 10, управляющий вход 14 второго дешифратора, выход 15 элемента ИЛИ-НЕ, управляющий вход 16 первого дешифратора,выходы 17 второй матрицы 3 программируемъх элементов памяти, первые входы 18 элементов ИЛИ 19 группы, выходы второй 20 и первой 21 группы второго дешифратора 1, входы 22 третьей группы разрядных формирователей 23, входы 24, второй группы разрядных формирователей 23, входы/выходы 25 накопителя 8, . блок 26 ввода информации, выходы 27 разрядных формирователей 23, блок 28 вывода информации,соединенный с выходом 29 блока 26 ввода информации, первый 30, второй 31 управляющие входы, информационнъй вход 32 и выход 33 чстройства. Устройство работает следующим образам,Программирование элементов в ПЛМ 3и 6 может осуществляться, например,путем пережигания плавких связей спомощью лазера. При изготовлении приобнаружении дефектных байтов в матрице в ПЛМ 3 (каждое слово матрицы 3состоит из двух частей: храненияадресадефектного байта в слове иразряда) заносятся на постоянное хра.нение с помощью лазера коды адресовдефектных байтов, содержащих дефектные элементы памяти.В ПЛМ 6 аналогичным образом приизготовлении устройства заносятсяна постоянное хранение коды адресов 5 О 5 й )5 30 35 40 ,5 50 55 дефектных слов, замещаемых на резервные слова.Благодаря подобного рода программированию ПЛМ 3 и 6 при опросе дефектных байтов и слов ПЛМ на соответствующих выходах 17 и 9 этих матрицустанавливаются единичные сигналы.В результате на выходе 11 элементаИЛИ 12, а следовательно, и на входеи входах 9 второй группы будут присутствовать единичные сигналы, которые опрашивают резервные слова элементов памяти ма 1 рицы 8; кроме того,элемент ИЛИ-НЕ 10 запирает первый дешифратор 5.При эксплуатации запись и считывание осуществляются обычным образомвыбором основных (7) или резервных(9, 11) слов элементов памяти ПЛМ 8при помощи сигналов на адресных (4),разрядных (2) и управляющих (30, 31,32) входах дешифраторов 1 и 5, ПЛМ 3,6, блока 26.Если опрашивается исправный байтили слово элементов памяти матрицы 8(адреса которых не хранятся в ПЛМ 3и 6)то на выходах 17, 9 ПЛМ 3 и 6установятся нулевые сигналъ (поскольку в ПЛМ 3 и 6 не происходит совпадения пришедших адресов .(2 и 4) схранимыми в ПЛМ 3 и 6), а на выходеэлемента ИЛИ-НЕ 1 О - единичный сигнал.В результате дешифраторы 1 и 5открыты и тем самым происходит записьи считьпзание информации в или изисправного байта или слова (7) матрицы 8 по адресам (2 и 4) с входов 32или на выходы 33 устройства черезблоки 26, 28, 23,,Если опрашивается дефектный байтэлементов памяти матрицы 8, то водном из слов ЛЛМ 3 происходит совпадение поступивших по входам 2 и 4адресов слова и разряда с хранимыми,и на соответствующем выходе 17 П 1 П 1 3,выходе ( элемента ИЛИ 12 устанавливается единичный сигнал. Этот сигнал.закрывает (устанавливает на выходах7, 20 и 21 нулевые сигналы) дешифратор 1; дешифратор 5 опрашивает резервное слово (11) (замещающее дефектные байты) матрицы 8. Кроме того,данный единичный сигнал опрашивает,проходя через соответствующий элемент ИЛИ 19, один из байтов резервно. го слова (11) матрицы 8, включая соответствующие разрядные формирователи 23 в блоке. Тем самым информа з 1241 ция с входов 32 блока 26 заносится через выходы 24, блок формирователей 23, выходы 25 в матрицу 8, или считывается с выходов 25 матрицы 8 на выходы 27 блока формирователей 23 и далее через блок 28 на выходы 33 устройства. При этом, поскольку в ПЛИ 6 не происходит совпадения с хранимой в этой матрице информацией, то на выходах 9 присутствуют нулевые 10 сигналы, которые не опрашивают остальныерезервные слова, замещающие целые дефектные строки матрицы 8,Если опрашивается дефектное слово матрицы 8, то на одном из выходов 9 ПЛМ 6 устанавливается единичный сигнал, который опрашивает соответствующее резервное слово матрицы 8 и,проходя через элементы ИЛИ-НЕ 1 О, закрывает дешифратор 5 и, следовательно, не допускает опроса замещаемого дефектного слова (7). матрицы 8. При этом, поскольку на выходах 7 ПЛИ 3 присутствуют нулевые сигналы, то дешифратор 1 открыт и сигналы с выходов 20 и 21 этого дешифратора без изменения проходят через элементы ИЛИ 19 на входы 22 и 21 блока формирователей 23, Тем самым по адресу соответствующего резервного слова 9 30 и разрядного кода на входах 2 происходит обращение к исправным резервным элементам памяти матрицы 8.Формула из Обрет ения 35Запоминающее устройство, содержащее накопитель, входы первой группы которого соединены с выходами перво 291го дешифратора, входы которого соединены с входами первой программируемой логической матрицы и входами первой группы второй, программируемой логической матрицы и являются адресными входами первой группы устройства, входы второй группы второй программируемой логической матрицы соединены с входами второго дешифратора и являются адресными входами второй группы, выходы первой группы второго дешифратора соединены с входами первой группы разрядных формирователей, входы-выходы которых соединены с входами в выхода накопителя, а выходы и входы второй группы являются информационными выходами и входами устройства соответственно, элемент ИЛИ-НЕ, входы которого соединены с входами второй группы накопителя и выходами первой программируемой логической матрицы, а выход соединен с управляющим входом первого дешифратора, о тл и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит группу элементов ИЛИ и элемент ИЛИ, входы которого соединены с выходами второй программируемой логической матрицы и первым входом элементов ИЛИ группы, второй вход каждого из которых соединен с выходами второй группы второго дешифратора, а выходы элементов ИЛИ группы соединены с входами третьей группы разрядных формирователей, выход элемента ИЛИ соединен с входом накопителя, дополнительным входом элемента ИЛИ-НЕ и управляющим входом второго дешифратора.1241291 Составитель Г. Бороктор Т. Парфенова Техред Н.Бонкало Корректор Е Рошко Зак дписн осуда лам и сква,Проектная, 4 Производственно-полиграфическое предприятие г 3604/47 ВНИИЛИ П 113035, ираж 543твенного комитета ССбретений и открытий35, Раушская наб., д