Устройство для вывода цифровой информации

(51) С 06 Р 3/04 ТВЕННЫЙ НОМИТЕТ СССР М ИЗОБРЕТЕНИЙ И ОТНРЬГГ ГОСУД АРСПО ДЕЛ ИСАНИЕ ИЗОБРЕТЕНИ Ъс ЬСТВ РСНОМУ СВИДЕ(71) Московская ордродская телефонная(54) (57) УСТРОЙСТВО -ДЛЯ ВЫВОДА ЦИФ -РОВОЙ ИНФОРМАЦИИ, содержащее первыйблок памяти, первый регистр, формирователь импульсов, первый, второй,третий элементы И и первый блок согласующих элементов, выходы первогоблока памяти соединены с входамигруппы первого регистра, вход которого соединен с первым выходом формирователя импульсов, второй выход которого соединен с первым входом перво -го элемента И, входы группы первогоблока памяти являются входами группыустройства, вход блока памяти является первым входом устройства, о т -л и ч а ю щ е е. с я тем, что, сцелью повьдпения его надежности путемувеличения достбверности передаваемой информации, в него введены второй и третий.регистры, первый и второй счетчики, первый и второй блокив сравнении, шифратор адреса, селектор длительности импульсов, второйблок памяти, второй и третий блокисогласующих элементов, первый, вто., рой, третий и четвертый триггеры,первый, второй и третий элементы ИЛИ, выходы первого блока памяти соединены с входами группы второго регистра, выход которого соединен с гервым входом первого блока сравнения, выход которого соединен с первым входом первого триггера, выход которого соединен с вторим входом первого элемента И и с первым входом перво-го счетчика, первый выход которого соединен с первым входом второго триггера, второй вход которого соединен с входом первого блока памяти, с вторым входом первого счетчика и с первым входом первого элемента ИЛИ, выход которого соединен с входом формирователя импульсов, выход первого регистра соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, первый вход которого соединен с первым входом вто- эаай рого регистра, с первым входом тре- вы тьего элемента ИЛИ и с вторым входом ф первого триггера, третий вход кото еффф рого соединен с первым выходом пер- ( вого блока, согласующих элементов ф и вторым входом второго регистра, ф, второй выход первого счетчика соединен с вторым входом первого элемента ИЛИ, выход второго элемента ИЛИ сое" динен с первым входом первого бпока согласующих элементов, второй вход ф 9 ю которого соединен с выходом третьего элемента ИЛИ, второй вход которого соединен с первым выходом формирователя импульсов, второй вход первого блока сравнения соединен с вторым выходом первого блока согласую 115 щих элементов, третий и четвертый выходы которого соединены соответственно с первым и вторым входами второго блока согласующих элементов, первый выход которого соединен с первым входом селектора длительности импульсов, с первым входом второго блока сравнения и с первым входом третьего регистра, выход которого соединен с первым входом второго элемента И, выход которого соединен с третьим входом второго блока согласующих элементов, второй выход которого соединен с вторым входом третьего регистра, с первым входом третьего элемента И, с вторым входом селектора длительности импульсов, с первым входом второго счетчика, с первым входом шифратора адреса, выход которого соединен с вторым входом второго блока сравнения, выход которого соединен с первым входом третьего триггера, выход которого соединен с первым входом четвертого триггера, выход которого соединен с вторыми входами второго и третьего элементов И, с первым входом второго блоха памяти, входы группы которого соединены с выходами группы третьего регистра, первый выход селектора длительности импульсовсоединен с вторым входом. шифратораадреса, с вторым входом третьеготриггера, с вторым входом второгосчетчика и с вторым входом четвертого триггера, третий вход которогосоединен с выходом второго счетчика,второй выход селектора длительностиимпульсов соединен с вторым входомвторого блока памяти, выходы которого соединены с входами третьего блока согласующих элементов, выход третьего элемента И соединен с вторымвходом второго блока согласующихэлементов, третий и четвертый выходыкоторого соединены соответственнос третьим и четвертым входами первого блока согласующих элементов, выходы третьего блока согласующих элементов являются выходами группы устройства, выход второго триггера является первым выходом устройства, третийи четвертый выходы первого блокасогласующих элементов являются соответственно вторым и третьим выходамиустройства, третий и четвертый входыпервого блока согласующих элементов являются соответственновторым и третьим входами устрОйства, 1Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах управления для выдачи цифровых управляющих сигналов. 5. Известно устройство для вывода дан ных из процессора, содержащее блоки сопряжения, управления, согласования, регистр обмена, генератор тактовой частоты, блок задания режима вывода, 1 О причем входы устройства связаны с первыми входами блока управления и регистра обмена, выход которого подключен к входам блока сопряжения и первому входу блока задания режима 1 вывода, выход генератора тактовой частоты соединен с вторым входом блока управления, выход которого подключен к вторым входам регистра обмена и блоку задания режима вывода, 20 выход блока режима вывода соединен с третьим входом блока управления, выходы блоков сопряжения подключены к входам блока согласования, выходы которого являются выходами устройства С 13Недостатком устройства является низкая достоверность передаваемой инФормации.Наиболее близким по технической сущности к предлагаемому является устройство для вывода информации, содержащее буферную память, информационный вход которой является входом устройства, а информационные выходы соедииеныс соответствующими инрормационными входами регистра, формирователь импульсов, блок согласования, выход которого является выходом устройства, блок памяти управления, три3 1151 элемента И и группу элементов И, причем первые выходы формирователя импульсов и блока памяти управления подключены к соответствующим входам первого элемента И, выходом соединен-, ного с управляющим входом буферной памяти, вторые выходы - к соответствующим входам второго элемента И, выходом соединенного с управляющим входом блока памяти управления, а 10 третьим выходы - к соответствующим входам третьего элемента И, выходом соединенного с первым управляющим входом регистра, выходы которого подключены к первым входам соответствующих элементов И группы, а второй управляющий вход - к четвертому выходу блока памяти управления, информационный вход которой соединен с входом уст - ройства пятый выход - с вторыми входами элементов И группы, а выходы группы - с выходами группы блока согласования, соответствующие входы которого подключены к выходам элементов И группы 23.25Недостатками известного устройства являются низкая достоверность передаваемой информации и отсутствие программно-аппаратных средств контроля работоспособности устройства.Цель иизобретения - повышение на дежности устройства путем повышения достоверности передаваемой информации аПоставленная цель достигается35 тем, что в устройство для вывода цифровой информации, содержащее первый блок памяти, первый регистр, формирователь импульсов, первый, второй, третий элементы И и первый блок сог ласующих элементов, выходы первого блока памяти соединены с входами группы первого регистра, вход которого соединен с первым выходом формирователя импульсов, второй выход кото-рого соединен с первым входом первого элемента И, входы группы первого блока памяти являются входами группы устройства, вход блока памяти является первым входом устройства, введены второй и третий регистры, первый и .второй счетчики, первый и второй блоки сравнения, шифратор адреса, селектор длительности импульсов, второй блок а памяти, второй и третий блоки согласующих элементов, первый, второй, третий и четвертый триггеры, первый, второй и третий элементы ИЛИ,944 4выходы первого блока памяти соспццецы с входами группы второго реги тра, выход которого соединен с первым входом, первого блока сравнения, ныхоп которого соединен с перви 1 ходом первого триггера, выход которого соединен с вторым входом первсго элемента И и с первым входом первого счетчика, первый выход которого соецицен с первым входом второго триггера, второй вход которого соединен с входом первого блока памяти, с вторымвходом первого счетчика и с первым входом первого элемента ИЛИ, выход которого соединен с входом формирователя импульсов, выход первого регистра соединец с первым вхопом второго элемента ИЛИ, второй вход которого соединен с выхопом первого элемента И, первый вход которого соединен с первым входом второго регистра, с первым входом третьего элемента ИЛИ и с. вторым входом первого триггера, третий вход которого соединен с первым выходом первого блока согласующих элементов и вторым входом второго регистра, второй выход первого счетчика соединен с вторым входом первого элемента ИЛИ, выход второго элемента ИЛИ соединен с первым входом первого блока согласующих элементов, второй вход которого соединенс выходом третьего элемента ИЛИ, второй вход которого соединен с первым выходом формирователя импульсов, второй вход первого блока сравнения соединен с вторым выходом первого блока согласующих элементов, третий и четвертый выходы которого соединены соответственно с первым и вторымвходами второго блока согласующих элементов, первый выход которого соединен с первым входом селектора длительности импульсов, с первым входом второго блока сравнения и с первым входом третьего регистра, выход кото" рого соединен с первым входом второго элемента И, выход которого соединен с третьим входом второго блока согласукицих элементов, второй выход которого соединен с вторым входом третьего регистра, с первым входом третьего элемента И, с вторым входом селектора длительности импульсов, с первым входом второго счетчика, с первым входом шифратора адреса, выход которого соединен с вторым входом второго блока сравнения, выходкоторого соедипен с первым входом третьего триггера, выход которого соединен с первым входом четвертого триггера, выход которого соединен с вторыми входами второго и третьего элементов 5 И, с первым входом второго блока памяти, входы группы которого соединены с выходами группы третьего регистра, первый выход селектора длительности импульсов соединен с вторым входом шифратора адреса, с вторым входом третьего триггера, с вторым входом второго счетчика и с вторым входом четвертого триггера, третий вход которого соединен с выходом 15 второго счетчика, второй выход селектора длительности импульсов соединен с вторым входом второго блока памяти, выходы которого соединены с входами третьего блока согласующих элементов,ф выход третьего элемента И соединен с вторым входом второго блока согласующих элементов, третий и четвертый выходы которого соединены соответственно с третьим и четвертым входами первого блока согласующих элементов, выходы третьего блока согласующих элементов являются выходами группы устройства, выход второго триггера является первым выходом устройства, тре тий и четвертый выходы первого блокасогласующих элементов являются соответственно вторым и третьим выходами устройства, третий и четвертый входы первого блока согласующих элементов 35 являются соответственно вторым и третьим входами устройства.На фиг.1 представлена блок-схема устройства для вывода цифровой информации; на фиг. 2 - его структур ная схема; на фиг. 3 - временная диаграмма.Устройство (фиг. 1) содержит контроллер 1 вывода, модули 2 вывода и.четырехканальную линию 3 связи. 45Контроллер 1 вывода (фиг,2) содержит первый блок 4 памяти, первый 5и второй 6 (сдвиговые) регистры, формирователь 7 импульсов, первый блок 8 сравнения, первый счетчик 9, пер вый 10 и второй 11 триггеры, первый12, второй 13, третий 14 элементы ИЛИ, первый элемент И 15, первый блок 16 согласующих элементов.Модуль 2 вывода содержит второй 55 блок 17 согласующих элементов, третий (сдвиговый) регистр 18, второй блок 19 сравнения, шифратор 20 адреса, селектор 21 длительности импуль.сов, второй блок 22 памяти, второйсчетчик 23, третий 24 и четвертый25 триггеры, второй 26 и третий 27элементы И, третий блок 28 согласующих элементов, выход 29 устройства,На фиг, 1 и 2 показаны также информационные входы 30 устройства,первый вход 31 и первый выход 32устройства.Для организации каналов линии 3связи могут использоваться физические линии, выполненные в виде витойпары, или коаксиальные кабели.Первый 16 и второй 17 блоки согласующих элементов необходимы длясогласования контроллера 1 вывода имодулей 2 вывода с линией 3 связи идля гальванической развязки,В шифраторе 20 зафиксирован индивидуальный код адреса каждого модуля2 вывода. Шифратор 20 представляетсобой стандартный сдвиговый регистрс предустановкойСелектор длительности импульсовпредставляет собой детектор, выделяющий сигналы определенной (увеличенной) длительности - стробы.Третий блок 28 согласуюших элементов служит для формирования выходныхсигналов требуемой мощности, В качестве согласующих элементов могутбыть использованы герконы, тиристоры,транзисторы.Предлагаемое устройство может найти применение на объектах сложнойструктуры для выдачи управляющих воздействий на технологическое оборудование, удаленное от управляющей ЭВМ на значительное расстояние (до нескольких сотен метров) со значительным количеством исполнительных элементов (порядка нескольких тысяч) .В частности, предлагаемое устройство можно использовать в системах автоматизации процессов контроля и управления технологическим оборудованием связи. Устройство позволяет располагать модули 2 вывода в непосредственной близости от исполнительных элементов технологического оборудования. Это обеспечивает существенное сокращение длины соединительных линий, требуемых для подключенияисполнительных элементов оборудования кмодулям 2 вывода устройства, 1151944Контроллер 1 вывода устройства соединяется с помощью единой четырехканальноилинии 3 связи с модулями 2 вывода, располагаемыми в местах,требуемых для целей контроля и управления,Устройство взаимодействует с ЭВМв асинхронном режиме, что достигается применением первого блока 4 памяти,Устройство осуществляет аппаратный контроль передаваемой информации путем анализа контрольных сообщений, Формируемых адресованным модулем 2 вывода, и повторной передачей командного сообщения в линиюсвязи в случае несоответствия контрольного сообщения требуемому, Выдача повторного командного сообщенияосуществляется без участия ЭВМ. Привторичном поступлении некорректногосообщения устройство формирует тре.бование прерывания ЭВМ и дальнейшийалгоритм взаимодействия устройствас ЭВМ определяется последней.Формат командного сообщения, фор.мируемого и передаваемого контролле.ром 1 вывода в линию 3 связи, иформат контрольного сообщения, формируемого и передаваемого модулем2 вывода в линию 3 связи, представлены на фиг, 3, где- Формат командного сообщения, передаваемогопо первому каналу от контроллера 1 двывода к модулю 2 вывода; ь - синхроимпульсы, передаваемые по второму каналу от контроллера 1 вывода;б - формат контрольного сообщения,передаваемого по третьему каналу 40от модуля 2 вывода к контроллеру 1вывода; ъ - синхроимпульсы, транспортируемые модулем 2 вывода черезчетвертый канал к контроллеру 1 вывода. 45Устройство работает следующимобразом.При обращении к устройству ЭВМвыставляет информацию на входах 30устройства, сопровождаемую сигналом 0запроса, поступающим на вход 31.При этом информация записывается впервый блок 4 памяти, а сигнал за -проса устанавливает в начальное состояние первый счетчик 9, второй триггер 11 и, проходя, через первый элемент ИЛИ 12, запускает формирователь7 импульсов. 11 икл работы устройства определяется формирователем 7 импульсов, кото - рый формирует последовательность синхроимпульсов,завершающуюся стробом.Синхроимпульсы с первого выхода формирователя 7 управляют работой первого регистра 5, который преобразовывает информацию в параллельном коде, поступающую с выходов первого блока 4 памяти, в последовательный код. Далее информация с выхода первого сдвигового регистра 5 через второй элемент ИЛИ 13 и первый блок 16 согласующих элементов поступает в первый канал линии 3 связи. Одновременно синхроимпульсы с первого выхода формирователя 7 поступают через третий элемент ИЛИ 14 и первый блок 16 согласующих элементов во второй канал линии 3 связи.Информация, поступающая на модули 2 вывода из линии 3 связи, попадает на второй блок 17 согласующих элементов на первый вход третьего сдвигового регистра 18, второй блок 19 сравнения и на первый вход селектора 21 длительности импульсов.Синхроимпульсы из линии 3 связи через второй блок согласующих элементов поступают на второй вход третьего сдвигового регистра 18, второй счетчик 23, третий элемент И 27, второй вход селектора 21 длительности импульсов и на первый вход шифратора 20 адреса.Во втором блоке 19 сравнения происходит побитное сравнение адресной части приходящего командного сообщения с кодом адреса каждого модуля 2 вывода, поступающим с выхода шифратора 20 адреса. Если во втором блоке 19 сравнения происходит несравнение каких-либо битов адресной части командного сообщения, то на выходе этой схемы появляется активный сигнал, поступающий на первый вход третьего триггера 24, который сбрасывается в "0".Если происходит сравнение всех битов адресной части, т.е. выбран данный модуль 2 вывода, третий триггер 24 остается в "1". Второй счетчик 23 подсчитывает число битов адресной части командного сообщения. После окончания счета на выходе второго счетчика 23. Формируется сигнал, поступающий на стробирующий вход четвертого триггера 25. В том из моду 1151944лей 2 вывода, в котором происходитсравнение адресной части, и, следовательно., третий триггер 24 остаетсяв исходном состоянии, четвертый триггер 25 перебрасывается в " 1". В остальных модулях 2 вывода, в которыхсравнение не происходит, четвертыйтриггер 25 остается в исходном нулевом состоянии.В выбранном модуле 2 вывода четвертый триггер 25 формирует разрешающий сигнал, поступающий на входывторого 26, третьего 27 элементов И.и на вход второго блока 22 памяти,После поступления разрешающего 15сигнала на второй элемент И 26 с выхода третьего сдвигового регистра 18через второй элемент И 26 и второйблок 17 согласующих элементов в третий канал линии 3 связи начинает поступать информация, представляющаясобой записанную ранее адреснуючасть командного сообщения, а затем -полученные данные.Одновременно через третий элементИ 27 и второй блок 17 согласующихэлементов синхроимпульсы передаютсяв четвертый канал линии 3 связи,После получения И + М + И биткомандного сообщения на выходах груп пы третьего сдвигового регистра 18всех модулей 2 вывода присутствуетМ бит командного сообщения,Контрольное сообщение, приходящееиз линии 3 связи через первый блок 1635согласующих элементов, поступает навторой вход первого блока 8 сравнения, а синхроимпульсы - на вход второго сдвигового регистра 6 и входпервого триггера 10. 40Первый блок 8 сравнения осуществляет последовательное сравнение приходящей информации с информацией, поступающей с выхода второго сдвигового регистра б, который осуществляет 45преобразование параллельного кода свыхода первого блока 4 памяти в последовательный. Гезультат сравненияадреса и данных, записанных в первыйблок 4 памяти, с адресом и данными, 0полученными от модуля 2 вывода, фиксируется первым триггером 10. Принесравнении первый триггер 10 устанавливается в нулевое состояние сигналом, поступающим с выхода первого 5блока 8 сравнения.Если первый триггер 10 не фиксирует ошибки ни ло одному из битов, то сигнал с его выхода разрешает прохождение строба сформированного на втором выходе формирователя 7 импульсов,через первый элемент И 15, второйэлемент ИЛИ 13 и первый блок 16 согласующего элемента в первый канал линии 3 связи.Независимо от результата сравнения сформированный строб с второговыхода формирователя 7 в конце цикла передачи поступает через третийэлемент ИЛИ 14 и первый блок 16 согласующкх элементов во второй каналлинии 3 связи, устанавливает в "1"первый триггер 10 и устанавливаетв "О" второй сдвиговой регистр 6. Втом случае, когда ошибок не обнаружено, селектор 21 в модуле 2 выводавыделяет два строба, поступающихсоответственно по первому и второму каналам линии 3 связи.Первый выделенный строб с выходаселектора 21 поступает на второйвход второго блока 22 памяти. Г 1 риэтом в блок 22 памяти записываетсяинформация с выходов группы третьегосдвигового регистра 18 лищь в томмодуле 2 вывода,в котором четвертыйтриггер 25 находится в состоянии"1", т,е. на третий вход второгоблока 22 памяти подан разрешающийсигнал,Второй выделенный строб с выходаселектора 21 устанавливает в "0"второй счетчик 23, четвертый триггер25, устанавливает в "1" третий триггер 24 и устанавливает в исходноеположение шифратор 20 адреса,В том случае, когда первый триггер 10 фиксирует ошибку, т.е. сбрасывается в "0", содержимое счетчика9 увеличивается на единицу, при этомпрохождение строба через первый элемент И 15 запрещено.Если ошибка обнаруживается в первый раз, то на первом выходе первогосчетчика 9 формируется сигнал повтора, который, пройдя через первыйэлемент ИЛИ 12, вновь запускает формирователь 7 импульсов, и цикл передачи информации повторяется послезавершения текущего цикла.Если после повторной передачиошибка обнаружена вновь, то первыйсчетчик 9 увеличивает свое состояние еще на единицу, при этом сигнал.повтора на первом выходе снимается,а на втором выходе появляется импульс, поступающий на второй вход второго триггера 11, который устанавливается в " 1". При этом на управляющий выход устройства 32 посту - пает сигнал требования прерыва -ния. гПредлагаемое устройство обеспечивает получение положительного эффекта по, сравнению с известными техническими решениями и обладает повышенной надежностью функционирования.Предлагаемое устройство по сравнению с известным обеспечивает более 5 высокую достоверность выводимой цифровой информации за счет обратной передачи контрольных сообщений и возможности повторного вывода информации в случае выявления ошибок при передаче данных.11151944 ДоннвиеСоставитель А.МахотинРедактор Е.Папп ТехредС.ЙовжнйКорректор Е Сирохман Заказ 2324/37 Тираж 710 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, )К, Раушская наб., д.4/5 филиал ППП "Патент", г.ужгород, ул,Проектная,4ЮЙРоцФотиаа дЬм фрррф