Устройство для интерполяции

) 01) 650 4 С 0615/35 ТЕНИЯ 2853560,опублик. 981,танин, У 20105опублик. 980. ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБР К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Ленинградский ордена Леничэлектротехнический институтим, В.И,Ульянова (Ленина)2) А,В,Анисимов, А.В.КрайникоБ.А.Курдиков и В.Б.Смолов53) 681,32 ( 088.8)(56) Патент ФРГ Вкл. С 0615/353,Патент Великобрикл. С 06 Г 15/353,( 54) УСТРОЙСТВО ДЛЯ ИНТЕРПОЛЯЦИИ(57) Изобретение предназначено длявычисления значений функции в микропроцессорных системах и может применяться в приборостроении, управляющих и информационно-измерительныхсистемах, Целью изобретения является сокращение объема памяти за счетиспользования узловых точек функциис произвольным взаиморасположением.Привязка к узловой точке осуществляется путем выполнения процедурыпоразрядного поиска адреса. Устройство содержит регистр последовательного приближения адреса, регистр аргумента, блок памяти, триггер, регнстрпромежуточных значений, три коммута"тора и блок умножения. 1 ил.1215118 25 30 35 г= Х-Х 40 слагаемого К,45 Завершается первый такт интерпо 50 55 Изобретение относится к вычислительной технике, предназначено дляиспользования в качестве аппаратного расширителя в микропроцессорныхсистемах и может найти применеййев приборострбении, управляющих иинформационно-измерительных системах.Целью изобретения является упрощение устройства за счет сокращенияобъема блока памяти,На чертеже приведена блок-схемапредлагаемого устройства.Устройство содержит триггер 1,блок 2 памяти, блок 3 последовательного приближения, регистр 4 аргумента, регистр 5 промежуточных результатов, первый, второй и третий коммутаторы 6, 7 и 8 соответственно,блок 9 вычисления Функции ( Х У + к)Устройство работает следующимобразом.Интерполяция Функции 1(х), заданной на конечном множестве точекК Х, Хэ Х; Х двумя координатами Г(Х;), Г (Х;) , производится всоответствии с выражениями следующего вида:У(Х):Г,(х;)+Г,(Х;) г,(Ч) где х;(Х(. К; (2) Реализация интерполяционных выражений (1)-(3) осуществляется в устройстве:в два такта. Управляющие 1. сигналы, формируемые триггером 1 и блоком 3, определяют состояние ре гистров 4 и 5 и коммутаторов 6 - 8 в зависимости от такта работы устройства для интерполяции.В первом такте производится нахождение номера . Узловой точки интерполируемой Функции и величины И вычисляемой в соответствии с формулой ( 3), Начинается первый такт вычисления при поступлении на вход С 1 устройства для интерполяции сигнала начального установа, Триггер 1 устанавливается при этом в единичное состояние, и на информационном вы-ходе блока 3 Формируется начальный код для процедуры поразрядного поиска, Блок 3 реализован на основе ИС К 155 ИР 17, Начальное значение кода В будет 0111111111111111; Установление григгера 1 в единичное состояние обеспечивает прием кода аргумента Х в регистр 4, Синхронизация регистра 5 1 О 15 20 4 - динамическая, по положительному фронту импульса на выходе триггера Единичный сигнал на входах управления коммутаторами 6 - 8 приводит к тому, что на выход С этих коммутаторов поступает сигнал с входа А. При этом на вход К блока 9 поступает выход регистра 4, в котором записан код аргумента Х , на вход Х блока 9 подается константа - 1, представленная в дополнительном коде, а на вход У - значение узловой точки Х, считываемой с выхода блока 2 памяти по адресу формируемому на информационном выходе блока 3. Процедура поразрядного поиска значения 1 производится в устройстве по методу деления отрезка пополам, т.е. путем нахождения корня уравненияХ - Х;=О, (4) в котором в качестве переменной выступает значение Х; , считываемоеиз блока памяти. Процедура поразрядного поиска, значения 1 тактируется синхроимпульсами С 2, поступающими на вход синхронизации блока 3. Вкачестве результата сравнения величинХ и Х; в процессе поразрядногопоиска величины 1 используется знаковый разряд выхода блока 9. Припоступлении каждого текущего синхроимпульса С 2 в блоке 3 производитсявычисление одного разряда кода ЭВ связи с этим длительность первоготакта процедуры интерполяции равнаколичеству разрядов в коде Ъ , счи-,тываемом с информационного выходаблока 3, умноженном на период следования импульсов С 2. В качестве блока 9 удобно использовать матричный умножитель, так как в матричных умножителях имеется свободный вход ляции после получения значения номе-,ра узловой точки 1 на -информационном выходе блока 3. При этом на выходе управления этого блока появляются прямой сигнал управления, обнуляю-. щий триггер 1, и инверсия этого сигнала, обеспечивающая запись кода 1 свыхода блока 9 в регистр 5. В качестве выхода управления при реализацииблока вычисления адреса на основе ИС К 155 ИР 17 используется выход, непосредственно следующий за информационными. В процессе поразрядногопоиска на этом выходе устанавливается нулевое значение, которое и сбрасывает триггер 1. Во втором такте интерполяции производится собственно вычисление по интерполяционной формуле (1). Управляющий сигнал, поступающий с триггера 1,.переводит коммутаторы 6. - 8 в состояние, при котором код с входа Впоступает на выход С, При этом навходы К и Х блока 9 поступают интерполяционные коэффициенты Г,(Х;)и Р(Х;), считываемые с первого ивторого выходов блока 2 памяти поадресу: , вычисленному на первомтакте интерполяции. На вход У блока 9 поступает с регистра 5 кодПроцедура вычисления в соответствиис Формулой 11)при подаче соответствую вщих аргументов на входы блока 9 нетребует каких-либо сигналов управления. В результате выполнения второготакта работы устройства для интерполяции на выходе блока 9 Формируется искомое значение интерполируемойФункции,ВВФормула изобретения 10 Устройство для интерполяции, содер. З 0 жащее блок последовательного приближения, регистр аргумента и блок памяти, причем информационные входы регистра аргумента соединены с входами аргумента устройства, вход запуска устроиства соединен с входом нанЭ 5 чальной установки блока последовательного приближениФ, информационные выходы которого соединены с адресными входами блока памяти, а тактовый вход соединен с тактовым входом уст 40 ройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения уст ройства за счет сокращения объема блока памяти, оно содержит триггер, регистр промежуточных результатов,45 три коммутатора и блок вычисления функции Х У К , причем вход запуска устройства соединен с входом уста 1новки в 1 триггера, выход которого соединен с управляющими входами первого, второго и третьего коммутаторов и входом синхронизации регистра аргумента, выходы которого соединены с первой группой информационных входов первого коммутатора, выход которого соединен с К -входом блока вычисления функции Х УК выход модуля результата которого соединен с информационным входом регистра промежуточных результатов, и выходом устройства, а знаковый выход соединен с инФормационным входом блока последовательного приближения, прямой выход признака приближения которого соединен с входом установки в 0" триггера, а инверсный выход признака приближения - с входом синхронизации регистра промежуточных результатов, первая группа информационных входов второго коммутатора соединена с группой входов задания кода " - 1" устройства, выход второго коммутатора подключен к % -входу блока вычисления функции Х У К, выходы первого интерполяционного коэффициента блока памяти соединены с второй группой информационных входов первого коммутатора, выходы второго интерполяционного коэффициента блока памяти соединены с второй группой информационных входов второго коммутатора, выходы кода узловой точки блока памяти соединены с первой группой информационных входов третьего коммутатора, выход которого соединен с Я -входом блока вычисления функции М 1 Ф 1, вторая группа информационных входов третьего коммутатора подключена к выходам регистра промежуточных результатов.1215118 Составитель А.ЧекановТехред С.Мигунова дактор А,Лежнина рректор О.Лугова Заказ 908/5 1130 Филиал ППП "Патент", г.ужгород, ул.Проектная,4 Тираж 673 НИИПИ Государственного делам изобретений и Москва, Ж, Рауш