Устройство для кусочно-линейной интерполяции функций

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХОПУБЛИ К 19 (гг 6 С 15/353 САНИЕ ИЗОБРЕТЕНИ ВТОРСИОМУ СВИДЕТЕЛЬСТВУи ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССРУ 247642, кл. С 06 С 15/353, 1968.Авторское свидетельство СССРУ 549818, кл. 6 06 Г 15/353, 1973.(57) Изобретение относится к вычислительной технике и может быть использовано для выполнения функциональных преобразований в различныхсистемах обработки информации. Устройство содержит регистр аргумента,регистр числа, сумматор, три регистра промежуточных значений, четырекоммутатора, блок памяти, блок микропрограммного управления, три элементаИ и регистр признаков. Повышениебыстродействия достигается за счетреализации алгоритма кусочно-линейной аппроксимации, предусматривающей постоянство шага аппроксимаципо арГументу. 3 ил.Изобретение относится к вычислительной технике и может быть использовано для выполнения функциональных преобразований в различных цифровых системах обработки информации.Целью изобретения является повышение быстродействия эа счет интерполирования с произвольной точки.На фиг. 1 представлена блок-схемапредлагаемого устройства; на Фиг, 2временная диаграмма, формируемаяблоком микропрограммного управления;на фиг. 3 - формат команды блокамикропрограммного управления.Устройство содержит блок 1 памя-,15ти, сумматор 2, регистр 3 аргумента,первый 4 и второй 5 регистры промежуточных значений, регистр 6 признаков, третий регистр 7 промежуточныхзначений, регистр 8 числа, первый 9,20второй 10, третий 11 и четвертый 12коммутаторы, первый 13, второй 14и третий 15 элементы И, блок 16 микропрограммного управления, информа 25ционные входы 17 и 18 устройства -входы задания интерполируемой Функции, управляющие выходы 19-41 блокамикропрограммного управления,Устройство работает следующимобразом.Блок 16 микропрограммного управления предназначен для формированияпоследовательности сигналов У, - Угт(выходы 19-41) , необходимых дляорганизации вычислительного процесса в операционной части устройства,и может быть реализован на основеустройства микропрограммного управления,Определенная совокупность подрядсчитываемых между начальным ( Ан)и конечным ( А )адресами микрокомандных слов образует подпрограммы.Каждая подпрограмма предназначенадля осуществления интерполированиясоответствующей функции. Подпрограммы различаются между собой начальным адресом.Начальный адрес каждой подпрограммы задается специальной командой, поступающей по управляющей магистрали на вторую группу входов 18устройства. Формат команды представлен на фиг,3.Значение аппроксимированной функции Г(а) устройство формирует в=Е(а, )+д 1 й()(а-о,),где а, соа,Реализация алгоритма осуществляется в три этапа.Напервом этапе производится анализ текущего значения аргумента функции, т.е, вычисляется выражение а, еслц а,; сосаттм - - сах о;, если с а; ф т о,х, если о Зо х сг где с; - текущее значение аргумента;О;- минимальное значениеаргумента;стак максимальное значениеаргумента,На втором этапе вычисляется порядок текущего значения аргументафункции интерполированияи 2 йЪ - порядок текущего значения аргумента Функцииинтерполирования;с - текущее значение аргумента Функции интерполирования;дс - приращение значения аргумента на соседнихшагах интерполирования;Ь - количество шагов интерполирования.На третьем шаге производится соб-.ственно вычисление значения Аункцииинтерполирования, согасно выражению(4)При выполнении первого этапа вычислений значение аргумента о вводитсяв регистр 3 аргумента. С этой цельюкод аргумента подается на магистрали на группу входов 17 устройства,а блок 16 микропрограммного управления согласно соответствующей микропрограмме вырабатывает микрокоманду9 14 (34).Как уже отмечалось, первый этапвычислений проводится согласно выражению ( 2) и временной диаграмме(Фиг,2), После того как .по управляющей магистрали на блок микропрограммного управления поступил адрес выпалняемой подпрограммы, в регистр 3аргумента с числовой магистрали 17 5по сигналам У 14 ( 34) и У 1 (19)черезкоммутатор 9 заносится численноезначение аргумента,Одновременно стробируемым сигналом У 16 ( 40)в регистр 4 по переднему фронту сигнала Ч 2 (20)заноситсяпервая вычислительная константа О,В следующем такте производитсясравнение содержимого регистра 3 ар"гумента и регистра 4, т,е. с и с,С этой целью через коммутатор 11,управляемый сигналом У 10 (21), инверсное значение аргумента с выходарегистра 3 аргумента подается напервый вход сумматора 2, а на второй 20его вход через коммутатор 10 подается прямой код С, ( содержимое регистра 4), Передача этого кода происходит по микрокоманде Ч 8 ( 22),Таким образом, на сумматоре 2 производится сложение ( 4 +с, )или(так)Для получения дополнительного кода аргумента на вход младшего разряда сумматора 2 с блока 16 микропрограммного управления подается сигнал У 17 (23). Минимальная длительность микрокоманд У 10; Ч 8; Ч 17 определяется суммарным временем= ь,+ ьъ "эф35 50 лгде , " время передачи информации через коммутаторы10 и 11;л,ь - время сквозного пробега 10в сумматоре 2;л1 З время записи информациив регистр 7.Результат операции фиксируется нарегистре 7 по переднему фронту микрокоманды Ч 4 ( 24 ).Так как обе константы в исходномположении могут быть только положительными, то отрицательное (равное единице) значение знаковогоразряда сумматора 2 означает, чтоаргумент й по абсолютной величинебольше с, , а положительное значение (равное нулю) знакового разряда сумматора 3 означает, что55по абсолютной величине меньше Ощщ,Значение знакового раэряца сум-матора поступает на регистр 6 призяаков, где фиксируется на его первом разряде сигналом Ч 22 (25), поступающим с блока микропрограммного управления в фазе с микрокоман" пой У 4Второй этап вычислений выражения ( 2 ) заключается в сравнении значения аргумента с (содержимое регистра 3) с содержимым регистра 5, куда заносится вычислительная константа ОКод этой константы поступает из блока микропрограммного управления через коммутатор 12, стробируемый сигналом Ч 16 (40), и фиксируется на регистре 5 по перед,нему фронту сигнала У 3(26) .Аналогично описанному содержимые регистров 3 и 5 через коммутатор 11 по сигналу У 10(21/ и коммутатор 1 О по сигналу У 9(27) поступают на первый и второй входы сумматора 2, а на младший разряд сумматора с целью обращения кода с поступает сигнал У 17(23).Знак полученной разности фиксируется на регистре 6 признаков по сигналу У 23(281 Причем, если о)а; то второй разряд регистра признаков примет значение единицы, если же О, то - значение нуля.Исходя из конкретного значения регистра признаков, принявшего значение в результате проведенного анализа аргумента и вычислительных констант аи об , выражение(2) можно переписать следующим образом.(Р 5), если РП(2) О . где РП(1) и РП(2)- соответственносодержимое первого и второгоразрядов регистра признаков;С )- знак содержимого соответствующего регистра.Таким рбразом, на регистре 3 ар гумента зафиксировано С " значение аргумента функции интерполирования, в регистрах 4 и 5 соответственно .4к зафиксированы вычислительные константы С од и оФФДля определейия разности (б-а 1то 1в блоке микропрограммного управления (фиг.2) формируются управлявщие сигналы У 12(29), Ч 17(23) и Ч 21 С 3011215117 и со сдвигом по фазе относительноних Ч 4 ( 24),По сигналу 112 через коммута".тор 11 передается инверсное значение содержимого регистра 5 на первый вход сумматора 2, Второе слагаемое выбирается из учета состояниярегистра 6 признаков. С этой цельюсигналом Ч 21(30 опрашиваются элемен- .ты И 13 - 15., на первые входы которых поступает содержимое соответствующих разрядов регистра признаков.На вход элемента И 13 подаетсяинверсное значение второго разрядапризнака, на вход элемента И 14 -прямой код значения первого разрядапризнака, а на элементе И 15 собирается прямое и инверсное значениясоответственно второго и первого разрядов, 20При опросе этих элементов микрокомандой т"21 на одном из них выделяется сигнал, который коммутируетпередачу значения аргумента Функцииинтерполяции согласно выражению ( 3)на второй вход сумматора 2 черезкоммутатор 1 О.Разность, образованная значениемкодов ( с и с;), поступивших напервый и второй входы сумматора 2, 30и 717 - значение сигнала, поступившего на младший разряд сумматора,фиксируются сигналом Ч 4(24)в регистре 7Анализ текущего значения аргумента согласно временной диаграмме, (Фиг.2) занимает время 7,Вычисление порядка (целочисленной части) текущего значения аргумента функции интерполирования прочзводится согласно выражению (3). раммного управления. матора 2 подается единица по сигна 45 лу 17, Значение сумматора записы-50 ьо Регистрация кода, идентиФицирующего частное, на регистре 8 числа производится по сигналу 7 5(32) . 55 Регистр числа является сдвиговым регистром. Сдвиг его содержимого производится сигналами .Ч 18(33), поступаю Значение разности й - с,;,в совокупности с кодом ЬО, поступившим с группы выходов блока 1 б микропрограммного управления, а также сигналом У 19 в ,обозначения операции деления служит адресом для блока 1, где запрограммированы идентифицирующие табличным способом коды чйстного шими на вход 18 сдвига регистра числаи на вход сдвига регистра 4. Выход старшего разряда регистра 8 числасоединен с входом младшего разрядарегистра 4, в результате чего вместеони составляют единый регистр сдвига,Таким образом, после выполнениятопераций сдвига на вход регистров 8 и 4 поступит 1 т сигналов У 18. Количество(Н)импульсов определяется соответствующей подпрограммой и жесткопрограммируется в блоке микропрогПо окончании вычисления порядкатекущего значения аргумента функции интерполирования последний (коц порядка ит)фиксируется на первом регистре .4, а младшая часть значенияинаходится на регистре 8 числа. Длительность вычисления целочисленнойчасти текущего значения аргумента функции интерполирования занимает 10.Вычисление Функции интерполирования 1(О) производится согласно выражению (4),Значение регистра 4, являющееся адресом записанного в ЗУ значения Функции 1 (и), через коммутатор 10 по сигналу Ч 8(22)через сумматор 2 записывается в регистр 7 сигналом Ч 4(24), Выбранное из ЗУ значение Функции сигналом Ч 5 (32) .Фиксируется на регистре 8 числа.Одновременно значение регистра 8 числа через коммутатор 12 по сигна-. лу 715(39) и коммутатор 9 по сигналу 913(35) заносится в регистр 3 аргумента по сигналу 11(19). Затем формируется адрес следующей ячейки: для. этого код регистра 4 по сигналу"18 проходит через коммутатор 10 на сумматор 2. На младший разряд сум. вается в регистр 7 по сигналу Ч 4. Значение регистра числа через коммутатор 12, открываемый сигналом Ч 15, сигналом У 3 записывается в регистр 5, а в регистр числа по сигналу 5 записывается информация из блока .Затем инверсный код второго регистра 5 через коммутатор 11 подается на первый вход сумматора, на второй вход которого через коммутатор 10 сигналом 7 подается код регистра 8 числа. На младший разряд сумматора подается сигнал 917.Результат вычитания записывается в регистр 7 сигналом У 4. Значение этой разности в совокупности с ко дом Ь а , поступившим из накопителя блока микропрограммного управления по сигналу У 16, служит адресом для блока 1. На выходе блока 1 полу,чаем частное от деления разности на Д а , частное записывается в ре гистр 8 числа по сигналу 7.5.Значение регистра 3 аргумента через коммутатор 10 по сигналу 7 15 через сумматор 2 записывается в регистр 7 сигналом Ч 4.15Таким образом, на адресный вход блока 1 поступает код регистра 7, код регистра числа через коммутатор 12 и признак операции умножения - сигнал 920. Результат записывается 20 в регистр 8 числа.Проводится последний этап - суммирование содержимого регистра 5, которое через коммутатор 11 по сиг.налу11 подается на первый вход сумматора 2, и содержимого регистра числа, которое через коммутатор 1 ОВпо сигналу У 7 подается на второй вход сумматора. Результат фиксируется в регистре 7. Этот результат 30 представляет собой Функцию 1(о),Формула изобретенияУстройство для кусочно-линейнойинтерполяции функций, содержащее регистр аргумента, регистр числа и сумматор, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия за счет интерпопирования с произвольной точки, оно содержит три 40 регистра промежуточных значений, четыре коммутатора, блок памяти, блок микропрограммного управления, три элемента И и регистр признаков, причем информационные входы устройства соединены с первой группой информационных входов первого коммутатора, выходы которого соединены с.информационными входами регистра аргумента, прямые выходы которого 50 соединены с первой группой информационных входов второго коммутатора, а инверсные - с первой группой информационных входов третьего коммутатора, вторая группа информацион ных входов коммутатора соединена с выходами первого регистра промежую точного результата, прямые выходы второго регистра промежуточного результата подключены к третьей группеинформационных входов второго коммутатора и второй группе информацион-. ных входов третьего коммутатора, третья группа информационных входов которого подключена к инверснымвыходам второго регистра промежуточного результата, выходы второго и третьего коммутаторов соединены соответственно с входами первого и второго слагаемых, сумматоров, выходы которых соединены с информационными входами третьего регистра промежуточного результата, выходы которого соединены с выходами устройства и с вхолами младших разрядов адреса блока памяти, выходы которогосоединены с информационными входамирегистра числа, выходы которого соединены с четвертой группой информационных входов второго коммутатора и первой группы информационных входов четвертого коммутатора, выходы которого соединены с второй группойинФормационных входов первого коммутатора, информационными входами первого и второго регистров,проме"жуточных результатов и входами старших разрядов адреса блока памяти, входы задания интерполируемой функции устройства соединены с входами начального адреса блока микропрограммного управления, выходы шага аргумента которого соединены с второй группой информационных входов четвертого коммутатора, выход переноса сумматора соединен с информационными входами регистра признаков, выходы первого, второго и третьего элементов И соединены соответственно с первым, вторым и третьим управляющими входами второго коммутатора, прямой выход первого разряда регистра признаков соединен с первым входом второго элемента И, инверсныйвыход второго разряда регистра призиаков соединен с первым входом первого элемента И, прямой выход второго разряда и инверсный выход первого разряда регистра признаков сое"динены соответственно с первым и вторым входами третьего элемента И, первый и второй управляющие выходы блока микропрограммного управлениясоединены с входами управления параллельной записью регистра аргчмен 12 157та и первого регистра промежуточных значений соответственно, третийи четвертый управляющие выходы блока микропрограммного управлениясоединены с первым управляющим входом третьего коммутатора и четвертым управляющим входом второго коммутатора соответственно, с пятогопо восьмой управляющие выходы блока микропрограммного управлениясоединены соответственно с входомпереноса сумматора;и выходами синхронизации третьего регистра промежуточных результатов, первого разряда регистра признаков и второгорегистра промежуточных результатовсоответственно, девятый управляющий выход блока микропрограммногоуправления соединен с пятым управляющим входом второго коммутатора,десятый управляющий выход блока микропрограммного управления соединенс входом синхрончзации второго раз"ряда регистра признаков, одиннадцатый управляющий выход блока микропрограммного управления соединен свторым управляющим входом третьегокоммутатора, двенадцатый управляющий выход блока микропрограммногоуправления соединен с вторыми входами первого и второго элементов Ии третьим входом третьего элемента И, тринадцатый управляющий выходблока микропрограммного управлениясоединен с шестым управляющим входом второго коммутатора, четырнадцатый управляющий выход блока микропрограммного управления соединен свходом управления параллельной записью регистрачисла, а пятнадцатый - с входом управления сдвигомрегистра числа и первого регистрапромежуточных результатов, шестнадцатый и семнадцатый управляющие 1 О выходы блока микропрограммного управления соединены с первым и вторым соответственно управляющимивходами первого коммутатора, восем-:надцатый управляющий выход блока 15 микропрограммного управления соединен с третьим управляющим входомтретьего коммутатора, девятнадцатыйуправляющий выход блока микропрограммного управления соединен с седь мым управляющим входом второго коммутатора, двадцатый управляющий выход блока микропрограммного управления соединен с первым входом базового адреса блока памяти, двадцать 25 первый и двадцать второй управляющие выходы блока микропрограммногоуправления соединены с первым и вто"рым. соответственно управляющимивходами четвертого коммутатора, ЗО двадцать третий управляющий выходблока микропрограммного управления соединен с вторым входом базового адреса блока памяти, выходпереноса регистра числа соеди нен с входом переноса первогорегистра промежуточных результатов.ОЛ- юд ола Д - и 4 юс нащУ а падпрг.З кан ор А.Лежнин ОВ ОРреК 8/5 Тираж 6 ПодпиСССР аказ ЗИ Гос омит ткрытии: ая наб 4/5 13035.Про Ю 9 ЙИ УМ И У 0 И УГУ И 2 О Ю иг УИ УХ О 8 УЮ Ю УУ ОХ УИ оставитель ехред С.Миг ударственного м изобретений и ква, Ж, Раув