Вычислительное устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК Я 01130862 зш С 06 Е 77544 ОПИСАНИЕ ИЗОБРЕТЕНИЯН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1. Мельников А.А. и др. Обработка частотных и временных импульсных сигналов. М., "Энергия", 1976, с, 88.2. Авторское свидетельство СССР Р 769537, кл. С 06 Г 7/552, 1980 (прототип).(54)(57) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее счетчик и сумматор, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения путем обеспечения возможности выполнения операций умножения, в него введены коммутатор, регистр, элемент НЕ, элемент ИЛИ, элемент 2 И-ИЛИ, первый вход которого соединен с первым информационным входом устройства и первым входом элемента ИЛИ, второй вход которого соединен с вторым информационным входом устройства и вторым входом элемента 2 И-ИЛИ, третий вход которого соединен с входом выбора режима устройства, четвертый вход элемента 2 И-ИЛИ объединен со своим первым входом, выход элемента 2 И-ИЛИ соединен со счетным входом счетчика,первым управляющим входом коммутатора и входом элемента НЕ, выход которого соединен с вторым управляющимвходом коммутатора, первая группаинформационных входов которого соединена с разрядными выходами счетчикасоответственно, вторач группа информационных входов коммутатора соединена с разрядными выходами счетчика сосдвигом на один разряд в сторонустарших разрядов, причем вход старшего разряда первой группы,информационных входов коммутатора соединен сшиной логического 0, вход младшегоразряда второй группы информационныхвходов коммутатора соединен с шинойлогической " 1", выходы коммутаторасоединены с входами (п+1) мпадшихразрядов первого слагаемого сумматора, входы первого слагаемого (и)старших разрядов которого соединеныс шиной логического "0" (где и - раз.рядность счетчика), разрядные выходы сумматора соединены соответственно с информационными входами регистра, разрядные выходы которого соединены соответственно с входами второ"го слагаемого сумматора, тактовыйвход регистра соединен с выходом элемента ИЛИ.11308Изобретение относится к вычислительной технике и может быть исполь-:;зовано в цифровых измерительных приборах, а также для обработки информации, представленной число-импульсным кодом.Известен квадратор, содержащийдвоичный счетчик, линию задержки,триггер, сумматор и элементы И Ц .Недостатками такого квадратора являются сложность схемой реализациии ограниченные функциональные возможности.Наиболее близким по техническойсущности к предлагаемому является 15устройство, содержащее двоичный счетчик, разрядные выходы которого соединены с первыми входами элементов И,выходы которых соединены с разрядными входами сумматора, информационный .вход квадратора соединен со счетным входом триггера второго разрядадвоичного счетчика и вторыми входамиэлементов И 23Недостатком устройства является 25невозможность выполнения операции умножения.Цель изобретения - расширение области применения путем обеспечениявозможности выполнения операций воз- З 0ведения в квадрат и умножения,Поставленная цель достигается тем,что в вычислительное устройство,содержащее счетчик и сумматор, дополнительно введены коммутатор, регистр,З 5элемент. НЕ, элемент ИЛИ, элемент2 И-ИЛИ, первый вход которого соединен с первым информационным входомустройства и первым входом элементаИЛИ, второй вход которого соединен 40с вторым информационным входом устройства и вторым входом элемента 2 ИИЛИ, третий вход которого соединен.с входом выбора режима устройства,етвертый вход элемента 2 И-ИЛИ объединен со своим первым входом, выходэлемента 2 И-ИЛИ соединен со счетнымвходом счетчика, первым управляющимвходом коммутатора и входом элемента НЕ, выход которого соединен с 50вторым управляющим входом коммутатора, первая группа информационных входов которого соединена с разряднымивыходами счетчика соответственно,вторая группа информационных входов 55коммутатора соединена с разряднымивыходами счетчика со сдвигом на одинразряд в сторону старших разрядов,62 2причем вход старшего разряда первойгруппы информационных входов коммутатора соединен с шиной логического"О", вход младшего разряда второйгруппы информационных входов коммутатора соединен с шиной логической"1", выходы коммутатора соединены свходами (И+1) младших разрядов первого слагаемого сумматора, входыпервого слагаемого Ь -1) старшихразрядов которого соединены с шинойлогического "О" (где и - разрядностьсчетчика), разрядные выходы сумматора соединены соответственно с информационными входами регистра, разрядные выходы которого соединены соответственно с входами второго слагаемого сумматора, тактовый вход регистра соединен с выходом элемента ИЛИ,На чертеже показана блок-схема вычислительного устройства.Квадратор содержит счетчик 1, коммутатор 2, элемент НЕ 3, сумматор 4,регистр 5, элемент 2 И-ИЛИ 6, элементИЛИ 7, вход 8 сброса устройства, первый и второй информационные входы9 и 10 устройства соответственно,вход 11 задания режима.Работа устройства при выполненииоперации возведения в квадрат основана на реализации зависимости1+3+ХА,+(2 ич -13=в = С 2 -1)где ш - число, возводимое в квадрат.Работа устройства при выполненииоперации умножения сводится к выполнению операции возведения в квадратменьшего из перемножаемых чисел, иприбавлению к полученному результатуэтого меньшего числа такое количество раз, которое равно разности междуперемножаемыми числамии +ич(-и, пеи ик;Ф К=к+ к (и-к), пеи ичк,где в и к - перемножаемые числа.Перед началом работы устройствана выход 8 сброса устройства подает)ся импульс отрицательной полярности,который производит установку счетчика 1 и регистра 5 в нулевое состояние .Для выполнения устройством операции возведения в квадрат на вход 11 .выбора режима необходимо подать потенциал логической " 1". Число, возводимое в квадрат, поступает по первому информационному входу 9 импульсами положительной полярности. Навторой информационный вход 10 устрой30862 4 ч ТО Т 5 20 25 30 35 40 45 При выполнении устройством операции умножения. на вход 11 выбора режима необходимо подать потенциал логического "О". Перемножаемые числа 50 поступают в квадратор синхронно импульсами положительной полярности и одинаковой длительности по первому 9 и второму 10 информационным входам. По приходу первых импульсов перемно жаемых чисел на.первый и второй входы элементов 2 И-ИЛИб и ИЛИ 7 на выходах этих элементов получают импульс з 11 ства при этом подается потенциал логического "0". Первый импульс числа с первого информационного входа 9 квадратора, проходя через элемент ИЛИ 7, поступает на счетный вход счетчика 1 н на второй управляющий вход коммутатора 2. Этот же импульс, проходя через элемент Щ 1 И 7, поступает на тактовый вход регистра 5. Единица на втором управляющем входе коммутатора 2 разрешает прохождение на его выход информации с вторых информационных входов (в данном случае 0001), Данная информация на выходе коммутатора 2 находится в тече;ние длительности импульса, за это время она просуммируется .с содержи- мым регистра 5(ГР 53=000). Задним фронтом (перепадом уровня с "1" в 0") первого импульса, поступившего на тактовый вход регистра 5, происходит запись. резулЬтата суммирования (0001) в регистр 5.Задним фронтом первого импульса, поступившего на счетный вход счетчика 1,.его содержимое увеличивается на 1 и равняется 0001.С приходом второго импульса на вход 9 в течение длительности этого импульса на выход коммутатора 2 поступает информация с вторых информационных входов (011), которая суммируется с содержимым регистра 5 (т.Р 2 5=0001). Результат суммирования (0100) записывается в регистр 5 задним фронтом второго импульса, поступившего на его тактовый вход. Задним фронтом второго импульса, поступившего на счетный вход счетчика, его содержимое увеличивается на 1 и равняется 0010.Дальнейшая работа устройства при выполнении операции возведения в квадрат проходит аналогично.Результат возведения в квадрат хранится в регистре 5. положительнои полярности, равныйпо длительности импульсам на информационных входах устройства, Первый импульс с выхода элемента 2 И-.ИЛИ 6 поступает на второй управляющийвход коммутатора 2 н разрешает прохождение информации с вторых информационных входов на входы первогослагаемого сумматора 4, На последнемпроисходит суммирование информациис выхода коммутатора 2 (0001) ссодержимым регистра 5 (0000),Задним фронтом первого импульса, поступившего на тактовый вход регистра 5, в него записывается результатсуммирования 0001, а задним фронтом первого импульса, приходящегона счетный вход счетчика 1, его состояние изменяется с 0000 на0001.Дальнейшая работа устройства домомента прекращения импульсов наодном из информационных входов проходит аналогично,Когда на одном из информационныхвходов устройства прекратятся импульсы, значит по этому входу поступало меньшее число, и этот информационныйвход устройства до конца умножениянаходится. в нуле. Наличие нуля наодном из информационных входав устройства устанавливает выход элемента 2 И-ИЛИ 6 в нуль, который, проходячерез элемент НЕ 3, инвертируется,поступает на первый управляющий входкоммутатора 2 и разрешает прохождение информации с первых информационных входов на входы первого слагаемого сумматора 4. СледуюпТий импульс большего из перемножаемых чисел, поступивший в квадратор, проходит через элемент ИЛИ 7 и задним фронтом записывает в регистр 5 результат суммирования содержимого регистра 5 (квадрат меньше го числа) с информацией на выходах коммутатора 2 (меньшее число). Дальнейший процесс умножения проходит аналогично, т.е. по каждому заднему фронту поступившего импульса в регистр 5 записывается результат суммирования содержимого регистра 5 с информацией на выходах коммутатора 2 (меньшее число)Процесс умножения заканчиваетсяпо прекращению прихода импульсов на.1130862 информационные входы устройства, результат умножения записывается в регистре 5. Составитель А.КазанскиРедактор Р.Цицика ТехредИ.Асталош Корректор М.Розм Тираж 698 ПГосударственного комитета ССам изобретений и открытийМосква, Ж, Раушская наб., д.9 ка одписноСР Филиал ППП "Патент", г.ужгород, ул.Проектная,611/35ВНИИПИпо1130 По сравнению с известным предлагаемое устройство применяется для решения более широкого круга задач.