Функциональный преобразователь

СОЮЗ СОВЕТСНИХСОИЛМПьепникРЕСПУБЛИК 09) (11)15 ц С 06 Р 15/3 ИСАНИЕ ИЗОБРЕТЕНИ егистра релока синхроми синхронит младших истров межуточныхзультата,торои код вход арших и тр вых и соединен с за е тров с гумент егистр тьег омезрядо точно ре институ истра, выход ым входом бл ход и выход етственно с ым входом пе первого блок которого межуточного рег соединен с перв ка умн оторог женин, второи в соединены соотв третьего и .терв маторов, выход соединен с втор сумматора, выхо с входом целите од которого по о СССР ыходом 19 го с амят ьм входом второг соединен еления, вьд которо ля блока дключен к етьего пр которого третьего старших р информацимежуточногосоединенсумматора,зрядов аргу х онному вход ьегистра, выход первым входом од регис в ших разрядоесными вхолокон памя гистра стар единен с ад и второго орого блокавыходгумента ным вхегистр сными дами первоговыход вт амяти соелока делеамипамя етьего етвертого бл одом делимого и ч а ю щ и ью увеличенияК выходы которвходами соотве первого суммаые входы регис динены динен с вния о тчто, с це с я тем, быстродейст промежуточретий сумма и, первый с входами второго про с е Срыли ров, инов старших тьег я, в него введены т формационразрядовта соедин ых ре.гис ра, второи к синхрониз и младших ра ены с входам ядов соот аргумен- етственторы и бл выход кот го соединен и первого и нхрони ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И (ЛЙРЬ 1 ТИ ВТОРСНОМУСВИДЕТ(54)(57) ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОТЕЛЬ, содержащий регистр старшихразрядов аргумента, регистр младшихразрядов аргумента, четыре блокапамяти, первый сумматор, блок умнжения, блок деления и регистр резтата, информационный вход которогсоединен с выходом первого суммат младших разрядов аргумента соединес первым входом второго сумматораи информационным входом второго пр мента соединен с ин ормацио дом первого промежуточноговыход которого соединен с о старших и младших разрядов аргуента устройстваИзобретение относится к вычислительной технике и может бьть использовано для аппаратурной реализацииФункций в специализированнь 1 х и универсальных быстродействующих цифровых вычислительных машинах.Известно устройство для логарифмирования, содержащее регистры старших и младших разрядов аргумента,три блока памяти, коммутатор, сумматор, регистр результата 1),Недостатком известного устройства является узкий класс. решаемых задач.Наиболее близким к предлагаемому 15 является Функциональный преобразователь, содержащий регистр младших разрядов аргумента, регистр старших разрядов аргумента, соединенныйс адресными входами первого и второ- б го блоков памяти, выход которого подключен к входу делимого блока деления, блок умножения, третий и четвергый блок памяти, сумматор, выход которого связан с входом регистра ре зультатаНедостатком данного устройства является необходимость последовательного применения операций,целения и умножения, что существенно снижает их производительность,Цель изобретения - увеличение быстродействия устройства.Поставленная цель достигается тем, что в Функциональный преобразо- -"5 ватель, содержащий регистр старших разрядов аргумента, регистр младших разрядов аргумента, четыре, блока памяти, первьп сумматор, блок умножения, блок деления и регистр резуль 40 тата, информационныи вход которого соединен с выходом первого сумматора, выход регистра старших р.азрядов аргумента соединен с адресными входами перього и второго блоков памяти выход второго блока памяти соецинен с входом делимого блока деления, до-. полнительно введены три промежуточных регистра, второй и третий сумматоры и блок синхронизации, первый выход которого соединен с вход:"- ми синхронизации первого и второго промежуточньж регистров и регистра результата второй выход блока синхронизации соединен с входами синхро 55 н.;зации регистров старших и младших разрядов аргумента и третьегопромежуточного регистра, выход регистра младших разрядов аргумента соединен с первым входом второго сумматора и информационным входом второго промежуточного регистра, выход которого соединен с первым входом блока умно. - ;кения, второй вход и выход которого соединены соответственно с выходомтретьего и первым входом первого сумматоров, выход первого блока памятисоединен с вторым входом второгосумматора, вьгкод которого соединенс входом, целителя блока деления, выход которого подключен к информационному входу третьего промежуточногорегистра, выход которого соединенс первым входом третьего сумматора,выход регистра старших разрядов аргумента соединен с информационньп входом первого промежуточного регистра,выход которого соединен с адреснымивходамч третьего и четвертого блоковпамяти, выходы которых соединеныс вторыми входами соответственнотретьего и первого сумматоров, информационные входы регистров старших имлацших разрядов аргумента соединеныс входами соответственно старшихи младших разрядов аргумента устройства,Ба чертеже представлена блок-схема преобразователя.Функциональный преобразовательсодержит регистр 1 старших разрядоваргумента, чромежуточный регистр 2,блок 3 памяти, сумматор 4, регистр 5 младших разрядов аргумента,промежуточный регистр 6, блок 7 деления, промежуточный регистр 8,блок 9 памяти, блок 10 памяти, сумматор 11, блок 12 умножения, сумматор 13, блок 1 ч памяти, регистр 15результата, блок 16 синхрони: зции.Вычисление значений функции в устройстве производится;:а основе следующих соотношений,Пусть задана Функция Г 1), О,сХс 1,удовлетворяющая условию Гх с 1,значения аргумента Х представляютсяб -разрядным двоичным кодом, а значения функции Ъ= Г 1) требуется находить с и верными двоичными цифрамипосле запятой. Фиксируем значениепараметра К и разобьем аргументследующим образом:ХОуХ 1 Х 10 ОиЬХОуО0 Хк,файф Х ф Х Х 6 ХРацчеты показывают, что значениезаданной Функции Г Х) можно аппроксимировать выражением;130 Патент", г.ужгород, ул,Проектная,Тираж 698 ИИПИ Государственного по делам изобретен Москва, ЖРаушскПодписно митета СС и открыт наб д,