Устройство фазовой синхронизации
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1116545
Автор: Попов
Текст
СОЮЗ СОВЕТСКИХю,влабйетиРЕСПУБЛИК 9 (11) зШ Н 04ДОПИСАНИЕ ИЗОБРЕТЕНИЯк двтоесномм свидетельств РОЙСТВО ФАЗОВОЙ СИНХРО- ержащее последовательно опорный генератор, Формпульсов, блок добавлея импульсов, делитель фровой фазовый детектор, блок и сумматор, причем(54)(57) УС НИЗАЦИИ, со соединенные мирователь ния-вычитанчастоты, ци усредняющий Эв ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(53) 621.394.662,2(088,8) (56) 1. Мартынов Е.И. Синхронизация в системах передачи дискретных сообщений. М., "Связь", 1972, с. 56 рис. 3,112, Системы фазовой автоподстройки частоты с элементами дискритизации. Под ред. В.В.Шахгильдяна. М., "Связь", 1979, с. 152, рис.4,29 (прототип). второй вход цифрового фазового детектора и выход делителя частоты являются соответственно входом и выходом устройства, о т л и ч а ю - щ е е с я тем, что, с целью повышение точности синхронизации и помехоустойчивости, введены носледовательно соединенные регистр сдвига и дополнительный сумматор, а также инвертор, при этом выход знакового разряда регистра сдвига подсоединен непосредственно к управляющему входу блока добавления-ыычитания импульсов и через инвертор - к входу знакового разряда сумматора, выходы которого через дополнительныйсумматор подсоединены к соответствующим сигнальным входам регистра сдвига, а второй выход делителя частоты подсоединен к объединенным тактовым входам регистра сдвига и блока до- . Я бавления-вычитания импульсов.Изобретение относится к технике электросвязи и может быть использовано для фазовой синхронизации в приемниках дискретной информации.Известно устройство фаэовой 5 синхронизации, содержащее последовательно сединенные фазовый дискриминатор, первый усредняющий блок, второй усредняющий блок, астатическое звено регулирования, первый блок 1 О добавления - вычитания импульсов, опорный генератор, второй блок добавления-вычитания импульсов и делитель частоты, выход, которого под. Соединен к входу фазового дискрими натора, а первый и второй выходы первого усредняющего блока подсоединены соответственно к второму и третьему входам второго блока добавления - вычитания импульсов 1.Недостатком известного устройства фазовой синхронизации являются низкие точность синхронизации и помехоустойчивость.Наиболее близким к предлагаемому 25 является устройство Фаэовой синхронизации, содержащее последовательно соединенные опорный генератор, Формирователь импульсов, блок добавления-, вычитаиияимпульсов, делитель частоты ЗО цифровой фазовый детектор, усредняющий блок.и сумматор, причем второй вход цифрового Фазового детектора и выход делителя частоты являются соответственно входом и выходом устройства, первый и второй выходы цифрового фазового детектора через цифровой интегратор и сумматор подсоединены соответственно .к второму и третьему входам блока добавления- вычитания импульсов, а дополнительный вход цифрового интегратора подключен к дополнительному выходу опорногогенератора 23.Недостатком известного устройства фазовой синхронизации являются низкие точность синхронизации и помехоустойчивость.Цель изобретения - повышение точности синхронизации и помехоустой 50 чивости. Поставленная цель достигается тем, что в устройство Фазовой синхронизации, содержащее последовательно соединенные опорный генератор, фор мирователь импульсов, блок добавления-вычитания импульсов, делитель частоты, цифровой фазовый детектор,усредняющий блок и сумматор, причем второй вход цифрового фазового детектора и выход делителя частоты являются соответственно входом и выходом устройства, введены последовательно соединенные регистр сдвига и дополнительный сумматор, а также инвертор, при этом выход знакового разряда регистра сдвига подсоединен непосредственно к управляющему входу блока добавления-вычитания импульсов и через инвертор - к входу знакового разряда сумматора, выходы которого через дополнительный сумматор подсоединены к соответствующим сигнальным входам регистра сдвига, а второй вьход делителя частоты подсоединен к объединенным тактовым входам регистра сдвига и блока добавления-вычитания импульсов.На чертеже приведена структурная электрическая схема устройства фазовой синхронизации.Устройство Фазовой синхронизации содержит цифровой фазовый детектор 1, инвертор 2, усредняющий блок 3, делитель 4 частоты, сумматор 5, блок 6 добавления-вычитания импульсов, дополнительный сумматор 7, регистр сдвига 8, формирователь 9 импульсов и опорный генератор 10.Устройство фазовой синхронизации работает следующим образом.На второй вход цифрового фазового детектора 1 поступает входной сигнал,. подверженный действию помех, а на первый вход цифрового Фахового детектора 1 - последовательность импульсов с выхода делителя 4 частотьг. В зависимости от фазового сдвига импульсов делителя 4 частоты и входного сигнала на выходе цифрового фазового детектора 1 формируется код, абсолютная величина и знак которого соответствуют значению фазового рассогласования входного и выходного сигналов. Если фазовое рассогласование отсутствует, то с выхода цифрового фазового детектора 1 на вход усредняющего блока 3 поступает нулевой код, Усредняющий блок 3 предназначен для уменьшения действия помех на точность подстройки фазы, а также для получения требуемых . динамических характеристик, С выхода усредняющего блока 3 на входы сумматора 5 поступает код 0 , соответствующий значению фазового рассогласования. На вход знакового разряда545 Составитель В.ОрловРедактор Н.Киштулинец Техред Л.Микеш Корректор В.Бутяга Заказ 6946/44 Тираж 634 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 1.13035, Москва, 3-35, Раушская наб., д. 4/5Филиал ППП "Патент", г, Ужгород, ул, Проектная. 3сумматора 5 поступает прямой или дополнительный код постоянного числа С в зависимости от знака числа, хранящегося в регистре 8.При поступлении прямого кода5 числа С происходит его сложение с кодом 0 усредняющего блока 3, а при поступлении дополнительного кода число С вычитается из О . В дополнительном сумматоре 7 код, хранящийся в 1 О регистре 8, складывается с выходным кодом сумматора 5. На тактовый вход регистра 8 поступают импульсы с выхода делителя 4 частоты. С приходом тактового импульса выходной код 1 дополнительного сумматора 7 переписывается в регистр 8. Знаковый разряд регистра 8 соединен с управляющим входом блока 6 добавления-вычитания импульсов. В зависимости от знака числа, хранящегося в регистре8, в момент прихода тактового импульса блок 6 добавления-вычитания вводит дополнительный или стирает один из импульсов в импульсной по следовательности на входе блока делиуеля 4 частоты. При этом фаза выходного сигнала изменяется соответственно на величину + 23 /М, где Я - коэффициент деления делителя частоты, Если с выхода усредняющего блока 3 ф снимается нулевой код, число 0 черезумматор 5 поступает на входы дополнительного сумматора 7 без изменения. Так как код числа С имеет знак, противоположный числу, хранящемуся35 в регистре 8, то после суммирования в каждом такте изменяется знак числа, хранящегося в регистре 8. Количество положительных и отрицательных подстроек совпадаег, а частота выходного сигнала равна среднему значению. Если код О больше нуля (меньше нуля), константа (., компенсирующая рост абсолютной величины числа в регистре 8, вызванный суммированием (вычитанием) кода О; вычитается (добавляется)с частотой, пропорциональной коду 0 , При этом разность между числом положительных и отрицательных подстроек определяется величиной и знаком кода 0 .Наличие начальной расстройки по частоте между входным и выходным сигналами увеличивает количество значений фазового рассогласования одно,го знака, снимаемых с выхода цифрового фазового детектора 1. Код 0 усредняющего блока 3 изменяется, пока приращение частоты выходного сигнала не скомпенсирует частотную расстройку до остаточной величины, определяемой единицей приращения кода ОВ предлагаемом устройстве фазовой синхронизации из-за уменьшения начальной расстройки по частоте обеспечивается возможность уменьшения шага коррекции фазы (или соответственно увеличения числа усредняемых значений фазового рассогласования), в результате чего по сравнению с известным устройством фаэовой синхронизации повышаются точность синхронизации и помехоустойчивость.
СмотретьЗаявка
3516380, 25.11.1982
ПРЕДПРИЯТИЕ ПЯ Р-6208
ПОПОВ АЛЕКСЕЙ РОМАНОВИЧ
МПК / Метки
МПК: H04L 7/02
Метки: синхронизации, фазовой
Опубликовано: 30.09.1984
Код ссылки
<a href="https://patents.su/3-1116545-ustrojjstvo-fazovojj-sinkhronizacii.html" target="_blank" rel="follow" title="База патентов СССР">Устройство фазовой синхронизации</a>
Предыдущий патент: Устройство для определения многочлена локаторов стираний при декодировании недвоичных блоковых кодов
Следующий патент: Устройство групповой синхронизации приемника символьной последовательности
Случайный патент: Откидной затворвсе-ил-: . т-gt; amp; патепт. о-" -гг -сл iukqlkq-fc. l(.,; .; "-xl lvlb-i