Устройство для сжатия цифровых телевизионных сигналов цветного изображения

(504 Н 04 М 7 ОПИСАНИЕ ИЗОБРЕТЕН 4-0 видетельство ГССР04 И 7/18, 1982.ДЛЯ СЖАТИЯ ЦИФРОВЫХ1 ГНАЛОВ ЦВЕТНОГО хник уве носится к зобретени(5 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К А 8 ТОРСКОМУ СВИДЕТЕЛЬСТВ1529471 оставитель О. КанатчиковаТехред А, Кравчук Корректор Э,1 ончаксв актор А. Маковска раж 626 Заказ 7763/ днисное Ц Государственного комитета по нзооретениям и открмгиям гри КНТ СССР 113035, Москва, Ж, Раушская наб., и. 5 извод.твенн-изцатечьский комбинат "Патент", г. Уго 1, уч. Гагарна, 1 О1529471 5 10 15 личение коэффициента сжатия. Устр-восодержит АЦП 1, блок установкй 2опорного уровня, регистры 3, 4 и 12,блок задержки 5 и 13, блоки сравнения 6 и 5, счетчики 7, 10 и 11, эл-тИЛИ 8, эл-т И 9, коммутатор, 14, блокипамяти 6 и 17, блок эл-тов ИЛИ 18,формирователь 19 кода синхронизации,преобразователь 20 кода и блок управления (БУ) 21. В устр-ве информация о кадре изображения записывается в виде последовательностикодированных инструкций, каждая изкоторых содержит информацию о цветности 3; и длине О, полосы, Цель Изобретение относится к техникепередачи и хранения цветных изображений в системах с применением телевизионных дисплеев и видеотерминалов,может быть использовано в автоматизированных системах отображения, обработки данных и управления.Целью изобретения является увеличение коэффициента сжатия.Сущность изображения состоит втом, чо увеличение коэффициентасжатия достигнуто благодаря применению построчно- весового кодированияКадр изображения в направлениисканирования разбивается на участки(полосы), в состав которых входят35элементы отображения одной цветности.Информация о кадре изображения записывается в виде последовательностикодированных инструкций, каждая изкоторых содержит информацию о цветности (3,)и длине (0,) полосы. Разрядность кода 3,(ш) вьбирается исходя из требований, предъявленных ксистеме, Так, при ш = 8, число отображенных оттенков составит 2 = 256,Разрядность кода Р .,(и) фиксированана и лежит в пределах: 1 п ь (1 орМ,где М - число элементов отображенияв кадре. В реальных изображениях длины примерно 507. полос не превышает64 и более 937, - 256, Таким образом,целесообразно выбирать п в пределах6(п с 8,Ролосы длиной более чем 2 " разбиваются на части, длины которых неч 55превышают 2 и информация о них записывается в виде нескольких инструкций, имеющих одинаковые коды пветности ( Э,) . достигается за счет использования построчно-весового кодирования.Для реализации процесса построчно-весового кодирования в устр-ве код цвет- ности текущего эл-та отображения сравнивается с кодом цветности предыдущего. В случае их совпадения значение кода длины полосы О. Увеличивается на единицу, а в случае несовпадения или превьппения длиной полосы заданной величины 2 (где 6 ь и8)записывается новая инструкция ( 7., 0). Устро-во по и. 2 ф-лы1отличается выполнением БУ 21, 1 з.п, ф-лы, 2 ил. В общем случае число инстгчкций(7., 0 ) для каждого кадра иображений различно и зависит от сложности (детальности) изображенияДля реализации процесса построчновесового кодирования необходимо кодцветности текущего элемента отображения сравнить с кодом цветности предыдущего. В случае их совпадениязначение кода длины полосы О, увеличивается на единицу, в случае несовпадения или превышения длиной полосы величины 2 записывается новая,инструкция ( 3 11На фиг.1 г редстивлена структурнаяэлектрическа схема устройства длясжатия цифровых телевизионных сигналов цветного изображения, на фиг.2функциональная электрическая схемаблока управления,Устройство для сжатия цифровыхтелевизионных сигналов цветного изображения содержит аналого-циФровойпреобразователь 1 (АИ 1) блок 2 установки опорного уровня, первый регистр 3, второй регистр 4, первыйблок 5 задержки, первый блок 6 сравнения, первый счетчик 7, элементИЛИ 8, эпемент И 9, второй счетчик10, третий счетчик 11, третий регистр12, второй блок 13 задержки, коммутатор 14, второй блок 15 сравнения,первый блок 16 памяти, второй блок17 памяти, блок 18 элементов Иг 1 Р,формирователь 19 кода сппхрониза"ции, пресбризг ватель О кола, блок21 упраглг ннв,Блок 21 уг:ривл пв гоцгржнт однсвибратор 22, перв:й; ри гг р 23, ипвертор 2, гев ри г 21 т:; г вьп5 152импульсов, второй триггер 26, первый счетчик-делитель 27, первыйФэлемент И 28, второй элемент И 29,первый блок 30 задержки, второй счет.чик-делитель 31, третий счетчик-делитель 32, третий триггер 33, второйблок 34 задержки, третий блок 35 задержки.АЦП 1 преобразует аналоговый телевизионный сигнал в цифровой, гдекаждому элементу отображения соответствует щ-разрядный код цветности.Вход аналого-цифрового преобразователя 1 объединен с входом блока 2установки опорного уровня и являетсявходом устройства.Блок 2 установки опорного уровняпредназначен для формирования импульсов, соответствующих кадровым истрочным синхроимпульсам аналоговоготелевизионного сигнала.Первый регистр 3 предназначендля записи, хранения и выдачи кодацветности текущего элемента отображения,Второй регистр 4 предназначен длязаписи, хранения и выдачи кода цветности предыдущего элемента отображения.Первый блок 5 задержки предназначен для задержки кода цнетности, поступающего на входы блоков памяти(16, 17), на время, требуемое дляпереключения второго счетчика 10. Первый блок 6 сравнения предназначен для поразрядного сравнения щ- разрядных кодов цветности текущего и предыдущего элементон отображения и формирования на своем выходе единичного импульса в случае их несовпадения. Первый блок 6 сравнения содержит тп элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых подключены к входам элемента ИЛИ, ныход которого подключен к первому входу элемента И, второй вход которого является третьим входом первого блока 6 сравнения, первым входом которого служат первые входы элементов ИСКЛЮЧАЮШЕЕ ИЛИ, вторые входы которых образуют второй вход блока 6 сравнения, выходом которого служит выход элемента И.Первый счетчик 7 предназначен для формирования и- разрядно го кода длины полосы (О;) , причем численно код Р ныражет количество элементов отображения, цветность которых совпадает9471 40 45 50 55 5 10 15 20 25 30 35 с цнетностью предществующего каждомуиз них элемента отображенияЭлемент ИЛИ 8 предназначен дляобъединения выходов первого блока 6сравнения и элемента И 9.Элемент И 9 предназначен для формирования импульса переполнения первого счетчика 7.Второй счетчик 10 предназначен дляформирования кода адреса обращения кблоку памяти (16 или 17), работающемун режиме записи.н данном цикле обработки информации,Третий счетчик 11 предназначендля формирования кода адреса обращения к блоку памяти (16 или 17),работающему в данном цикле обработки н режиме считьвания.Третий регистр 12 предназначендля записи, хранения и выдачи на второй групповой вход второго блока15 сравнения кода максимальногоадреса (то есть адреса ячейки памяти блока 16 или 17 памяти в которую записана инструкция о последнейполосе предыдущего кадра). Этот коднеобходим для формирования сигналаокончания считывания инструкций навыход устройства.Второй блок 13 задержки предназ -начен для задержки кода длины полосы, поступающего одновременно на соответствующие групгонь 1 е входы первого и второго блоков (16 и 17) памяти, на время, требуемое для переключения второго счетчика 1 О. Коммутатор 14 предназначен для поочередного подключения выходов второго, третьего счетчиков 1 О, 11 и соответствующим групповым вхопям первого и второго блоков 16 и 17 памяти, Выбор блока памяти (16 или 17), к которому осуществляется подключение выхода того ипи иного счетчика (10 или 11), определяется комбинацией сигналов, поступающих на первый, второй входы (входы управления) коммутатора 14, Коммутатор 14 содержит четыре блока элементов И, два блока элементов ИЛИ, выходы которых являются групповыми выходами коммутатора 14, первый групповой вход которого образован первыми входами первого и второго блоков элементов И. Второй групповой вход коммутатора 14 образован первыми входами третьего и четвертого блоков элементов И.10 15 30 Второй блок 15 сравнения предназначен для сравнения кода максимального адреса и кода текущего адреса(т,е, адреса ячейки памяти, из которой осуществляется считывание инструкций), а также для формированияединичного импульса при совпаденииэтих кодов еПервый блрк 16 памяти предназначен для записи, хранения и выдачиинструкций (З.,Э ) о коде изображения .Назначение второго блока 17 памятианалогично назначению первого блока16 памяти.Блок 18 элементов ИЛИ.предназначен для объединения выходов первогоблока 16 памяти, второго блока 17 памяти, формирователя 19 кода синхронизации.Формирователь 19 кода синхронизации предназначен для хранения и выдачи синхронизирующей кодовой комбинаци перед началом считывания инструкций (3 , 0 ) о кадреизображения,Преобразователь 20 кода предназначен для преобразования считываемых в параллельном коде инструкций (3., Р,) в последовательный код.1Преобразователь 20 кода содержитсчетчик и мультиплексор, выход которого является выходом преобразователя 20 кода, первый вход которогоподключен к информационным входаммультиплексора, адресные входы которого подключены к выходам счетчика, счетный вход которого являетсявходом управления преобразователя20 кода,Блок 21 управления предназначендля обеспечения согласованной работыблоков устройства путем формированияи выдачи управляющих сигналов и тактовых импульсов на соответствующиевходы блоков устройства.Одновибратор 22 (фиг. 2) предназначен для формирования импульсазаданной длительности при поступлении на его вход единичного импульса.Первый триггер 23 предназначендля управления прохождением тактовых импульсов через второй элементИ 29.Инвертор 24 предназначен для формирования сигнала, запрещающего навремя поступления на вход устройства кадровых и строчных синхроим 20 25 35 40 45 50 55 пульсов формирование и выдачу тактовых импульсов на выходы, подклю" ченные к входам блоков устройства, которые обеспечивают обработку поступающей информации.Генератор 25 тактовых импульсов предназначен для формирования тактовых импульсов с частотой в (в+и) раз большей, чем частотаобработки информации АЦП 1. Такая частота необходима для обеспечения считывания информации о кадре за время, не превьппающее время поступления кадра на вход устройства. В самом неблагоприятном случае (для изображения, в котором цветность каждого последующего элемента отображения отличается от цветности предыдущего) для описания одного элемента отображения требуется (в+и) бит, поэтому требуемая скорость считывания информации должна быть минимум в (ш+и) раэ вьппе скорости обработки информации АЦП 1.Второй триггер 26 предназначен для управления прохождением тактовых импульсов через первый элемент И 28.Первый счетчик-делитель 27 имеет коэффициент деления, равный (ш+и), и предназначен для формирования импульсов с частотой, равной частоте обработки информации А 1 П .Первый элемеит И 28 предназначен для управления выдачей тактовых импульсов на вход первого счетчика-делителя 27.Второй элемент И 29 предназначен для управления выдачей тактовых импульсов одновременно на выход 1 блока 21 управления и вход третьего счетчика-делителя 32.Второй блок 34 задержки предназначен для задержки импульсов, поступающих на его вход, на некоторое время , причем7 , 1 (гдельз - время задержки импульса соответственно иа первом, втором, третьем выходах второго блока 34 задержки).Второй счетчик-делитель 31 имеет коэффициент деления, равный числу элементов изображения в кадре (М),и предназначен для формирования импульса, свидетельствующего о завершении обработки кадра.Третий счетчик-делитель 32 имеет коэффициент деления, равный (в+п), и предназначен для формироваиия импульсон, каждый из котгрых формируется(1 1294 по окончании счить(нация (п+п)-разрядной инструкции пл выход устройства.Третий триг( ер 33 имеет счетный вход (Т-триггер) и предназначен для формирования управляющих сигналов (по 5 тенциалов).Первый блок 30 задержки предназначен дпя задержки импульсов, поступающих на его вход, ва различное времяпричем (,, (гдез( - время задержки соответственно на лервом, втором, третьем выходах первого блока 30 задержки).Третий блок 35 задержки предназначен для разнесения во времени импульсов, поступающих на соответствующие выходы блока 21 управления.Устройство работает следующим образом, 20Поступающий на вход устройства ТВ- сигнал преобразуе.тся АПП 1 в форму, где каждому элементу отображения соответствует щ-разрядный код цвет- ности, и подвергается построчно-весо вому кодированию, В результате кодирования информация о кадре представляется списком кодированных инструкций (3;, О,), которнй записывается в первьй или второй блок (16, 17) 30 памяти. Выбор блока памяти осуществляется сигналами с вь(ходов блока 21 управления. При этом, если информация о 3 -том кадре была записана в первый блок 16 памяти, то информация35 о Ц +1)-м кадре запишется во второй блок 17 памяти, Одновременно с про - цессом записи сжатой информации о (3 +1)-кадре во второй блок 17 памяти иэ первого блока 16 памяти будет 40 осуществляться считывание инструкций о 3 -том кадре на выход устройства. Информация о следующем Ц +2)-м кадре запишется в освободившийся первый блок 16 памяти. Таким образом, 45 запись информации о каждом новом кадре будет осуществляться в освободившийся блок памяти.Работу устройства рассмотрим по структурной схеме (фиг.1).В исходном состоянии первый регистр 3, второй регистр 4, второй счетчик 1 О, третий счетчик 11 обнулены, В третий регистр 12 записан код максимального адреса предыдущего 55 кадра или, если на вход устройства поступает первый кадр, - нулевая комбинация. В один из блоков памяти (16 или 17) записаны кодирован 107ные инструкции (Л., 1).) и пр(.1( (,(упек кадре (в случае, кода пл вх л устройства поступает первый клпр, (1 бл блока памяти обпул;нь) . Для упс яства рассмотрения работы допустив(, что сжатая информация о предыдущем кадре записана во второй блок 17 памяти.С поступлением на вход устройства аналогового ТВ-сигпалл блок 2 уста. новки опорного уровня формирует импульс, соответствующий кадровому синхроимпульсу, и выдает его нл вход 2 блока 21 управления, разрешая цикл работы, АЦП 1 преобразует аналоговый сигнал в щ"разрядный код цветности, который поступает нл групповой вход первого регистра 3. Этот код соответствует текущему эле(е(г(у отображения С приходом тактового импульса с блока 21 угравления на первый вход первого регистра 3 код записывается в регистр. По приходу тактового импульса с блока 21 управления на первый вход второго регистра 4 в этот регистр записывается код, поступающий с группового выхода первого регистра 3. За счет того, что импульс на выходе 4 блока 21 управления опережает импульс нл выходе 3, во второй регистр 4 запип(ется код цветности предыдущего элемента отображения (или, если начинается обработка нового клдрл, - нулевой комбинации). Коды цветности текущего и предыдущего элементов отображения, поступающие с групповых выходов соответственно первого, второго рсгистров 3, 4 на групповые входь( первого блока 6 сравнения, горазрядно сравниваются.С приходом тактового пмгульсл с выхода Ь блока 21 управления нл вход управления первого блока 6 сравнения на его выходе формируется сигнал результата сравнения. Этот сигнал одновременно поступает на гервый вход первого счетчика 7 и - через элемент ИЛИ 8 - на первый вход второго счетчика 10.В случае различия кодов цветности соседних элементов изображения нл выходе первого блока 6 сравнения Формируется единичный импульс, обнуляющий первый счетчик 7 и увеличивающий состояние второго счетчика 10 нл единицу. Если коды цветности соседних элементов совпадют, то под воздействием нулевого потенциала, поступлн - щего с выхода блока 6 сравнения, вто510 5 20 25 30 35 40 45 ся. 50 55 11 152 рой счетчик 10 сохранит свое состоягние неизменным, а первый счетчик 7 под воздействием импульсов с ныхода 7 блока 21 управления увеличит свое состояние на единицу. Параллельный код цветности элемента (.7,) с выхода первого регистра 3 через первый блок 5 задержки одновременно поступает на первые групповые входы блоков памяти (16, 7).Г 1 араллельный код длины полосы (П;) с группового выхода первого счетчика 7 одновременно поступает на групповой вход первого элемента И 9 и - через второй блок 13 задержки - на вторые групповые входы блоков памяти (16,17).Коммутатор 14 осуществляет подключение группового выхода второго счет,чика 10 к третьему групповому входу блока памяти, работающего в режиме записи (в рассматриваемом случае первого блока 16 памяти). Таким образом, по адресу Формируемому вторым счетчиком 1 О, в первый блок 16 памяти производится запись кодированной инструкции (3 , 0 .), Если коды цветности текущего и предыдущего элементов отображения совпадают, то запись новой инструкции (с измененным Р;) производится по старому адресу. Если коды цветности текущего и предыдущего элементов изображения не совпадают, то запись новой инструкции производится по новому адресу. Так как запись н блок памяти производится асинхронно, то смена адреса на третьем групповом входе блока памяти должна опережать смену кодов (3 Р.) соответственно на первом,1втором групповых входах того же блока памяти. Для выполнения этого условия используются первый, второй блоки 5, 13 задержки. Если длина полосы превышает 2 элементов изображения, то кодирование происходит следующим образом.При полном заполнении первого счетчика 7 (т.е, когда на его выходах установится и единиц ) на вьг ходе элемента И 9 формируется единичный потенциал, который проходя через элемент ИЛИ 8, воздействует на первый вход второго счетчика 1 О, при этом состояние счетчика 10 не меняется и инструкция (3;, Э) за-, писывается в блок 16 памяти по старому адресу, С приходом следующего тактового импульса на второй вход 9471 12 перного счетчика 7 этот счетчик обнуляется при этом ча выходе элемента И 9 формируется нулевой потенциал, образуя задний фронт импульса,Но этому заднему фронту второй счетчик 10 увеличивает свое состояниена единицу, и новая инструкция (спрежним Э, и 0; = 0) записывается в блок 16 памяти по новому адресу.Гри поступлении на вход устройства строчного синхроимпульса блок 2 установки опорного уровня выдает на вход 2 блока 21 управления импульс, синхронный строчному синхроимпульсу, при этом на время длительности этого импульса блок 2 управления пере - стает ныданать тактовь 1 е имгульсь 1 на Выходы 3, 4, б, 7. Это приводит к тому, что процедуре построчп -весе- ного кодирования будут подвергаться только те части полного ТВ-сигнала, которые несут информацию о цнетности.После обработки последнего элемента кадра с выхода 9 блока 21 управления на первый вход третьего регистра 12 поступит импульс, под воздействием которого н регистр 12 запишется код максимального адреса, поступающий с группового выхода второго счетчика 10. По окончания записи кода максимального адреса в регистр 12 на выходе 5 блока 21 управления формируется импульс, обнуляющий первый регистр 3, второй регистр 4, второй счетчик 10, третий счетчик 11, Одновременно с этим на выходе 11 блока 21 управления устанавливается нулевой потенциал, а на выходе 12 блока 21 управления - единичный потен. циал, чем достигается смена режимов работы первого и второго блоков (16, 17)памяти, На этом цикл кодирования текущего кадра изображения завершаетС поступлением кадрового синхроимпульса следующего кадра на входустройства начинается цикл считывания.из первого блока 16 памяти инструкций о предыдушем кадре и коди-рования следующего кадра. Кодирование следующего кадра изображения осуществляется аналогично рассмотренному, с той разницей, что запись инструкций производится но второй блок17 памяти.3 152 Считывание информации на выход устройства осуществляется следующим образом.С началом поступления с выхода блока 2 установки опорного уровняна вход 2 блока 21 управления импульса, соответствующего кадровомусинхроимпульсу, с выхода 2 блока 21управления на вход формирователя 9кода синхронизации выдается единичный потенциал, с выхода 1 блока 21управления на вход управления преобразователя 20 кода - (ш+п) импульсов. Синхрокод в параллельном кодесчитывается с выхода формирователя19 кода синхронизации на первый групповой вход блока 18 элементов ШП 1, свыхода которого он поступает на групповой вход преобразователя 20 кодаи с частотой поступления тактовыхимпульсов на вход управления преобразователя 20 кода выдается на выход устройства в последовательном коде.По заднему фронту импульса, поступающего на вход 2 блока 21 управления и соответствующего кадровомусинхроимпульсу, на выходе 2 блока21 управления устанавливается нулевой потенциал, запрещающий считывание синхровхода с выхода формирователя 19 кода синхронизации. Поокончании считывания синхрокодд с .выхода 8 блока 21 управления на пер"вый вход третьего счетчикапоступает импульс. Под воздействием этого импульса третий счетчик 11 формирует ддрес обращения к блоку памяти, работающему в режиме считывания. В рассматриваемом случае коммутатор 14 подключает групповой выходсчетчика 11 к третьему групповомувходу первого блока 16 памяти. Инструкция, считываемая из ячейки памяти блока 16 памяти, поступает через блок 18 элементов ИЛИ на групповой вход преобразователя 20 кода и считывается на выход устройства впоследовательном коде с частотойтактовых импульсов, поступающих на вход управления преобразователя 20 кода. Код адресд, формируемый третьим счетчиком 11, сравнивается во втором блоке 15 сравненияс кодом максимального адреса, поступающего с выхода третьего регистра 12. Сигнал результата сравнения 0 в случае "не равно и1 в случае равно ) фор. мируется на выходе блока 15 сравне 1 О 15 20 25 ЗО 35 40 45 50 55 выхода 10 блока 21 управления несколько опережают импульсы с выхода 8, второй блок 15 сравнения сравнивает код максимального адреса с кодом адреса ячейки памяти, инструкция иэ которой была только что считана. Это приводит к тому, что импульс совпадения кода максимального адреса с кодом текущего адреса формируется на выходе блока 15 сравнения по окончании считывания всех инструкций о данном кадре из первого блока 16 памяти. Этот импульс обнуляет третий регистр 12 и, поступая на вход 1 блока 21 управления, запрещает выдачу импульсов с выходов 8, 10, 1 блока 21 управления до поступления на вход устройства кадрового синхроимпульса очередного кадра. На этом цикл считывания инструкции о данном кадре изображения завершается.Блок 21 управления работает следующим образом.В исходном состоянии второй трит - гер 26, первый триггер 23, первый счетчик-делитель 27, второй счетчик- делитель 31, третий счетчик-целитель 32 обнулены. Поступающий нд вход 2 блока 21 управления импульс одновременно подается на первый вход второго триггера 26 и вход инверторд 24, По переднему фронту импульса, соответствующего кадровому синхроимпульсу, второй триггер 26 переключается в единичное состояние.Единичный потенциал с его выхода подается на третий вход первого элемента И 28, Однако нулевой потенциал с выхода инвертора 24 продолжает удерживать первый элемент И 28 в закрытом" состоянии, препятствуя прохождению тактовых импульсов с выхода ГГИ 25 на выход элемента И 28. Ро заднему Фронту поступающего на вход 2 блока 2 управления импульса нд вьхоце инвертора 24 формируется единичный потенциал, который поступает нд второй вход первого элемента И 28, разрешая прохождение через него тактовых импульсов. Эти импульсы поступдют нд вход первого счетчика-делителя 27, осуществляющего деление частоты вхедной последовательности на (в+и), Чдгтота импульсов на выходе первого счетчика-делителя 27 равна чдст те 149471ния по приходу нд его тактовый входимпульса с выхода 10 блока 21 управ"ления, За счет таго, что импульсы собработки информации АЦП 1. Эти импульсы одновременно поступают навход второго счетчика-делителя 31, выход 4 блока 21 управления, а такжечерез первый блок 30 задержки - навыходы 6, 3, 7 блока 21 управления.При поступлении на вход 2 блока21 управления импульсов, соответствуюших строчным синхроимпульсам,инвертор 24 формирует сигнал, блокирующий на время этих импульсов прохождение тактовых импульсов черезэлемент И 28. При этом на это жевремя прекращается выдача импульсов 15на выходы импульсов 6, 3, 7, 4 блока21 управления,После поступления на вход второгосчетчика-делителя 31 И импульсов наего выходе Формируется импульс, обнуляющий второй триггер 26, Приэтом нулевой потенциал с выходатриггера 26 блокирует прохождениеимпульсов через первый элемент И 28,Импульс с выхода счетчика-делителя 2531, задержанный во втором блоке 34задержки, поступает на выходы 5,9блока 21 управления, а также на входтретьего триггера 33 и одновибратора22. При этом триггер 33 переключается в противоположное состояцие, обеспечивающее смену управляющих сигналов на выходах 12, 11 блока 21 управления, я однозибратор 22 формирует импульс, длителность которогоравна времени считывания синхрокодана выход устройства, а задний Фронтего совпадает с задним фронтом кадрового синхроимпульса поступающегона вход устройства ТВ-сигнала. Импульс с выхода одновибратора 22 поступает на выход 2 блока 21 управления и одновременно - на соответствующий вход первого триггера 23, приэтом триггер 23 переключается в единичное состояние.Единичный потенциал с выходя первого триггера 23 подается на второйвход второго элемента И 29, разрешаяпрохождение через него тактовых импульсов с выхода ГТИ 25, Импульсы свыхода элемента И 29 поступают навыход1 блока 21 управления и одно 1временно на вход третьего счетчикаделителя 32, Этот счетчик-делительосуществляет деление частоты входнойпоследовательности импульсов на (в+и)С выхода счетчика-делителя 32 импульсы поступают ня выход 10 блока 21 управления и - через третий блок 35 задержки - на выход 8.При поступлении импульса на входблока 21 управления первый триггер 23 переключается в нулевое состояние, блокируя прохождение импульсов через второй элемент И 29, что ведет к прекращению выдачи импульсов на выходы 1, О, 8 блока 21 управления.Положительный эффект, который мот жет быть получен в случае использова; ния изобретения, состоит в том, что с повышением коэффициента сжатия пропорционально сокращается объем памяти для хранения г рафических изображений и время их передачи по каналам связи.формула и з о б р е т е н и я1. Устройство для сжатия цифровых телевизионных сигналов цветного изображения, содержащее аняло-цифровой преобразователь (АПП), два блока сравнения, блок угтяновки опорного уровня, вход которого соединен с входом АЦ 11 и является входсм устройства, а также блок управления (БУ), Формирователь кода сицхроизации, первый блок задержки, выход которого соединен с первым вход м БУ, первый блок памяти и преобразователь кода, о тл и ч а ю щ е е г я тем, что, с целью увеличения коэффициента сжатия, введены три региг.т 1 эя, три счетчика, элемент ИЛИ, элемент И, второй блок задержки, коммутатор, второй блок памяти и блок элгмецтов ИЛИ, групповой выход которого подключен к групповому входу преобразователя кода, тактовый вход которого подключен к первому выходу БУ, второй выход которого соединен через формирователь кода синхронизации с первым групповым входом блока элементов ИЛИ, второй групповой вход котгрого подключен к групповому выходу первого блока палятц, а третий групповой вход блока эпементов ИЛИ соединен с групповым выходом второго блока памяти, первый групповой вход первого блока памяти соединен с первым групповым входом второго блока памяти и подключен к групповому выходу первого блока задержки, групповли вход которого соепинен г групповым выходом первого регистр, пердыл групповыгхортсм первого блока сояцн игрупповым1;2 о 4 10 30 35 входом второго регистра, групповойвход первого регистра подключен кгрупповому выходу АЩ 1, первый входпервого регистра подключен к третьему ныходу БУ, четвертый выход которого соединен с первым входом второго регистра, групповой выход которогоподключен к второму групповому входупервого блока сравнения, пятвя ввходБУ подключен к второму входу первогорегистра и второму входу первого регистра, шестой выход БУ соединен свходом управления первого блока сравнения, выход которого подключен кпервому входу элемента ИЛИ и к первому входу первого счетчика, второйвход которого подключен к седьмомувыходу БУ, групповой выход первогосчетчика соединен через элемент И свторым входом элемента ИЛИ, а черезвторой блок задержки соединен с вторыми групповыми входами первого и второго блоков памяти, выход элементаИЛИ соединен с первым входом второгосчетчика, восьмой выход БУ подключенк первому входу третьего счетчика,второй вход которого соединен с вторым входом второго счетчика и пятымвыходом БУ, групповой выход второгосчетчика подключен к групповому входу третьего регистра и к первомугрупповому входу коммутатора, второйгрупповой вход которого подключен кгрупповому выходу третьего счетчика,и первому групповому входу второгоблока сравнения, девятый выход БУсоединен с первым входом третьего регистра, десятый выход БУ подключен ктактовому входу второго блска сравнения, выход которого соединен с вторымвходом третьего регистра, групповойвыход которого подключен к второмугрупповому входу второго блока сравнения, перный вход коммутатора соединен с первым входом первого блокапамяти и первым входом второго блокапамяти и подключен к одиннадцатомувыходу БУ, двенадцатый выход которогоподключен к второму входу коммутатора,второму входу первого блока памяти ивторому входу второго блока памяти,третий групповой вход первого блокапамяти соединен с первым групповымвыходом коммутатора, второй групповой выход которого подключен к третьему групповому входу второго блокапамяти, второй вход блока управления 15 20 25 40 45 50 55 18подключен к ныхсду блока установки опорного уровня,а выход греобрззона. теля кода является выходом устройства.2, Устройства по и. 1, о т л и - ч а ю щ е е с я тем, что блок управления (БУ) содержит одновибратор, три триггера, инвертор, генератор тактовых импульсов (ГТИ), три счетчика-делителя, два элемента И, и три блока задержки, при этом вход управления первого триггера является первым входом БУ, информациснньй вход первого триггера соединен с выходом одновибратора, синхровход нторого триггера соединен с синхровходом иннертора и является нт:рым входом БУ, выход ГГИ подключен к первым нходам первого и второго элементов И, второй вход первого элемента И подключен к выходу иннертора, третий вход первого элемента Р ссединен с выходом второго триггера, к второму входу второго элемента И подключен выход первого триггера, причем выход первого элемента И через первый счетчик-делитель соединен с входом первого блока задержки и входам второо счетчика-делителя, выход которого соединен с информационным входом второго триггера, а через второй блок задержки - с входом аднонибратора и входом третьего триггера, выход второго элемента И через третий счетчик-делитель соединен с входом третьего блока задержки, при этом выход второго элемента И яв 1 т. - ется первым выходом БУ, выход однонибратора является вторым выходом Бу, первый выход первого блока задержки является третьим выходом БУ, выход первого счетчика-делителя является четвертым выходом БУ, второй выход второго блока задержки является пятым выходом БУ, второй выход первого блока задержки является шестым выходом БУ, третий наход первого блока задержки - седьмы нь ходам БУ, выход третьего блока задержкн восьмым выходом БУ, третий выход второго блока задержки - девятым выходом БУ, выход третьего счетчика- делителя - десятым выходом БУ, первый выход третьего триггера - одиннадцатым выходом БУ, а второй пыхал третьего триггера является двенадцатым выходом БУ.