Преобразователь напряжения в десятичный код

10 Изобретение относится к измери-"тельной и вычислительной техникеи используется для ввода аналоговой информации в цифровую вычислительную машину.Известен преобразователь аналоговых величин в код методом разрядного уравновешиваниясодержащий схему.сравнения, первый вход которой соединен с источником преобразуемогонапряжения, а второй - с выходомпреобразователя кода в напряжение,вход которого подключен через регистр к выходу логического блока,управляющий вход которого соединенс первым выходом схемы сравнения, 15а входы - с выходами распределителяимпульсов 11 .,Недостатком данного устройства является малое быстродействие преобразования. 20Известен также преобразовательнапряжения в код, содержащий тактовый генератор, логический блок регистр кода с цепями переноса, входами установки и сброса единиц в разрядах и входами прибавления единицв старшие разряды, первый преобразователь кода в напряжение, схемусуммирования двух напряжений, распределитель импульсов, имеющий основ-.З 0ные выходы по числу разрядов определяемого двоичного кода и дополнительные выходы, второй преобразователькода в напряжение, причем выход тактового генератора подключен к входураспределителя, основные выходы которого через логический блок подключе-ны к входам установки и сброса соответствующих разрядов регистра кода,а его дополнительные выходы подключены к соответствующим входам второго преобразователя кода в напряжение и через логический блок соединены с входами прибавления единицы соответствующих разрядов регистра кода,выходы которого подключены к соответствующим входам первого преобразователя кода в напряжение, выходкоторого присоединен к первому входусхемы суммирования двух напряжений,к второму входу которой присоединен 50выход второго преобразователя кодав напряжение, а ее выход связан спервым входом схемы сравнения, квторому входу которой подключен источник преобразуемого напряжения, 55а выход схемы сравнения подключен квходу управления логического блока 2 ,.Недостаток указанного устройстваобусловлен низким быстродействиемпреобразования динамической погрешности. Наиболее близкий к изобретению .по технической сущности преобразователь напряжения в десятичный код содержит блок сравнения напряжений,первый вход которого подключен квходной шине, выход - к первому входу логического блока, второй вход которого подключен к выходу тактового генератора, а первые выходы каждой пары выходов соединены с входами установки единицы соответствующего разряда регистрадвоично-десятичного кода, вторые выходы каждой пары выходов - с входами установки нуля соответствующего разряда регистра двоично-десятичного кода, выходы которого соединены соответственно с входамипреобразователя двоично-десятичногокода в напряжение 3,Недостатком известного устройстваявляется. низкое быстродействие преобразования,Цель изобретенИя - повышение бы"стродействия преобразования.Поставленная цель достигается тем,что в преобразователь напряжения вдесятичный код, содержащий блок сравнения напряжений, первый вход которогоподключен к входной шине, выход - кпервому входу логического блока, второй вход которого подключен. к выходутактового генератора, а первые выходыкаждой пары выходов соединены с входами установки единицы соответствую-щего разряда регистра двоично-десятичного кода, вторые выходы каждойпары выходов - с входами установкинуля соответствующего разряда регистра двоично-десятичного кода, выходыкоторого соединены соответственно свходами преобразователя двоично-десятичного кода в напряжение, введеныгенератор линейного напряжения, преобразователь кода и блок суммирования напряжений, первый вход которого подключен к выходу.преобразователя двоично-десятичного кода внапряжение, второй вход - к выходугенератора линейного напряжения, авыход - к второму входу блока сравнения напряжений, при этом первыевыходы первой и (И) пар выходовлогического блока подключены соответственно к первому и второму входам генератора линейного напряжения,.причем выходы регистра двоично-десятичного кода подключены к первымвходампреобраэователя кода, к второмувходу которого подключен второй выход й -й пары выходов логическогоблока.На фиг. 1 приведена структурнаясхема преобразователя напряжения вдесятичный кодф на фиг. 2 - диаграммы, поясняющие его работу.Преобразователь содержит тактовый генератор 1, логический блок 2,регистр 3 двоично-десятичного кода,преобразователь 4 двоично-десятичного кода в напряжение, блок 5сравнения напряжений, блок б.суммирования напряжений, генератор 7 линейндго напряжения и преобразователь8 кода.Первые выходы каждой пары выходовлогического блока 2, к первому входууправления которого подключен логический выход блока 5 сравнения напряжения, а к второму входу присоединенвыход тактового генератора 1, подключенный к входам установки единицысоответствующих двоичных разрядоврегистра 3 двоично-десятичного кода,к входам установки нуля которого присоединены . вторые выходы этих же пар выходов логического блока 2, выходы регистра.3 двоично-десятичного кода подключены соответственно .к первым входам преобразователя 8 кода, к вторым входам которого подключен второй выход последней пары выходов логического бло-.ка 2. Выход преобразователя 4 двоично-десятичного кода в напряжениеприсоединен к первому входу блока 6суммирования напряжений, выход которого подключен к второму входу блока5 сравнения, к первому входу которогоподключены входная шина. Ко второмувходу блока б суммирования присоединен выход генератора 7 линейного напряжения, к первому и второму входамкоторого присоединены соответственнопервые выходы первой и п -3)-й.парвыходов логического блока.В исходном состоянии в регистре3 двоично-десятичного кода зафиксированы нулевые значения во всехразрядах, компенсирующее напряжение 0 на выходе преобразователя 4 .двоично-десятичного кода в напряжение равно нулю.4 ОФормирование. двоично-десятичногокода в предлагаемом преобразователеосуществляется в два этапа,На первом .этапе имеется кодовыйэквивалент входного напряжения, на 45втором осуществляется преобразованиенайденного кода в двоично-десятичный.На первом этапе выполняется И тактов по числу двоичных разрядов регистра 3 двоично-десятичного кода,Каждый такт выполняется по очеред".ному сигналу с тактового генератора.1.Действия на каждом такте однотипны.В начале каждого 1 -го такта появля-, 55ется сигнал на первом выходе-й пары выходов логического блока 2, который поступает на вход установки единицы в-м разряде регистра 3 двоично-десятичного кода. Сформированное 6 рна выходе преобразователя 4 двоичнодесятичного кода в напряжение компен- .сйрующее напряжение 0 через блок 6 суммирования напряжений поступает навход блока 5 сравнения и сравниваетсяс текущим значением входного напряжения 0 . Если цО, то в концетекущего такта появляется сигнал навтором выходе-й пары выходов логи,ческого блока 2 и устанавливает нуле вое значение в-м разряде регистра3 двоично-десятичного кода. Крометого, по сигналу с первого. выходапервой пары выходов логического бло-.ка 2 генератор 7 линейного напряженияначинает формировать на своем выходелинейно убывающее напряжение одногознака с компенсирующим напряжениемна выходе 0. Напряжение с выходагенератора 7 линейного напряжениядостигает нулевого значения по поступлении на второй вход генератора7 сигнала с первого выхода (и -3-йпары выходов логического блока. Генератор 7 линейного напряжения предназначен для формирования смещенияЦ, имеющегося на выходе преобразова.теля двоично-десятичного кода, с тем,чтобы общая динамическая погрешностьнапряжения Ок, поступающего на сравнение в блбк 5 сравнения напряженийв процессе определения всех старшихразрядов регистра кеда, кроме четырехмладших разрядов, была бы всегда одного знака, что обеспечивается суммированием напряжений с, выходов преобразователя 4 двоично-десятичногокода в напряжение и генератора 7линейного напряжения ииспользованием суммарного напряжения общегокомпенсирующего напряжения, подаваемого на второй вход блока 5 сравнения напряжений.На втором этапе по сигналу с второго выхода последней пары выходовлогического блока ссуществляется,передача кода из регистра 3 впреобразователь 8 кода и преобразование его в двоично-десятичный код системы 8,4, 2,1,Таким образом, по сравнению с базовым объектом, в качестве которогопринят прототип, предлагаемый преобразователь обладает большим быстродействием. Кроме того, использованиесмещения компенсирующего сигнала иизбыточности кода 8, 4, 2, 1 позволяет в значительной степени устранитьвлияние динамической погрешности наточность нахождения кодового эквива"лента входного преобразуемого напряжения, в результате .снижается необ"ходимая длительность тактов уравновешивания старших разрядов, что, всвою очередь, при аналогичйой точности дает возможность более чем вдва раза повысить скорость преобразования напряжения в код.1072260 иг. Составителв А. К Тенред Т,Маточка ого комитета СССРий и открытийРауюская наб., д. 4/5 Филиал ППП фПатентф, г, Ужгород, ул. Проектная Редактор А. ОгЗаказ 147/52 Тираж 86 ВНИИПИ Государств по делам изобре 13035, Москва, Ж