Цифро-аналоговый преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 3 0 Н ОБРЕТЕН СТВУ чев ли ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОЧНРЫТИ ОПИСАНИЕ И АВТОРСКОМУ СВИ(56 ) 1 фЭлектроника",. 1979, Р 16,с.63, рис. 4.2, Клебанский Р.Б, Преобразовате кода в напряжение. М., "Энергия", 1973, с. 94, рис, 5.3 (прототип ). (54 )(57 ) 1 ЦИФРО АНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий: управпяеьые генераторы тока и матрицу резисторов " Щ, входы которой соединены с выхо. дами управляемых гененаторов тока, первый регистр, информационные входы которого подключены квходным кодовым шинам, а вход синхронизации - к шине. синхронизации, о т л и ч а ю щ и й с я .тем, что, с целью уменьшения ложной выходной информации, в него введены инвертор, второй регистр и элементы выравнивания, первые входы которых соединены с прямыми выходами первого регистра, вторые входы - с инверсными выходами первого регистра, третьи входы - с прямыми выходами второго регистра, а выходыс входами управляемых генераторов тока, причем информационные входы второго регистра подключены к информационным входам первого регистра, вход синхронизации которого через инвертор соединен с входом синхронизации второго регистра.2Преобразователь по п.1, о т л и ч а ю щ и й с я тем, что, каждый элемент выравнивания выполнен на транзисторе, двух резисторах, инверторе и элементе И-НЕ, при этом первый вход элемента выравнивания соединен через инвертор с первым выводом первого резистора, второй вывод кото-Е рого подключен к эмиттеру транзистора, второй вход элемента выравнивания соединен с первым входом элемента И-НЕ, второй вход которого подключен к третьему входу элемента выравнивания, а выход - к базе транзистора, коллектор .которого соединен с выходом элемента выравнивания и через второй резистор с шиной источника питания.35 Изобретение относится к областиимпульсной техники и может использоваться для сопряжения между цифровым процессором и выходным устройством, имеющим линейные характеристики, 5Известен цифро-аналоговый преоб.разователь (ЦАП ), содержащий регистр, дешифратор, ключи, генераторы тока и аналоговый сумматор 1)Большое количество управляемых 10генераторов тока, подключенных квыходу, усложняет конструкцию и снижает быстродействие устройства засчет увеличения емкости выходаотносительно нулевой шины, что является недостатком данного устройства.Известен также ЦАП, содержащийуправляемые генераторы тока и матрицу резисторов КР , входы кото-20рой соединены с выходами управляемыхгенераторов тока, первый регистр, информационные входи которого подключены к входным кодовым шинам, а входсинхронизации - к шине синхронизации 2.Недостатком данного устройстваявляется наличие выбросов на выходеустройства при изменении входного кода более чем на одном информационномвходе регистра, обусловленных неодновременностью переключения сигналовна выходе регистра,Цель изобретения - уменьшение ложной выходной информации.Поставленная цель достигаетсятем, что в цифро-аналоговый преобразователь, содержащий управляемыегенераторы тока и матрицу регисторовК-Ы , входы которой соединены с выходами управляемых генераторов тока, 40первый регистр, информационные входыкоторого подключены к входным кодовым шинам, а вход синхронизациик шине синхронизации, введены инвертор,второй регистр и элементы вырав-. 45нивания, первые входы которых соединены с прямыми выходами первого ре-,гистра, вторые входы - с инверсными выходами первого регистра, третьис прямыми выходами второго регистРа,а выходи - с входами управляемых генераторов тока, причем информационные входы второго регистра подключены к информационным входам первогорегистра, вход синхронизации которого через инвертор соединен с входомсинхронизации второго регистра,Кроме того, каждый элемент. выравнивания выполнен на транзисторе двухрезисторах, инверторе и элементеИ-НЕ, при этом первый вход элемента 60выравнивания соединен через инверторс первым выводом первого резистора,второй вывод которого подключен кэыд 1 ттеру транзистора, второй входэлемента выравнивания соединен с 65 первым входом элемента И-НЕ, второйвход которого подключен к третьемувходу элемента выравнивания, а выход - к базе транзистора, коллекторкоторого соединен с выходом элемента выравнивания и через второй резистор с шиной источника питания.На фиг. 1 приведена принципиальная электрическая схема ЦАП; нафиг. 2 - временные диаграммы, поясняющие его работу.ЦАП состоит из инвертора 1, регистров 2 и 3 информационные входы которых соединены с входными кодовымишинами 1 И . Шина тактового импульса соединена с входом синхронизациирегистра 2 и через инвертор 1 свходбм синхронизации регистра 3. Выходы регистров соединены с элементами выравнивания 4, каждый из которых содержит инвертор 5, элементИ-НЕ б, резисторы 7,8, транзистор 9,эмиттер транзистора соединен черезрезистор 7, инвертор 5 с прямым выходом Я регистра 2, база - с выходом элемента И-НЕ б, входы которогосоединены с инверсным выходом Я ре-,;гистра 2 и прямым выходом Я регистра 3Коллектор. транзистора 9 соединен через. Резистор 8 с шиной источника питания Е, Выходы элементов выравнивания 4 соединены с входами управляемых генераторов тока 10, выходыкоторых соединены с входами матрицырезисторов К-М 11,На фиг. 2 показаны эпюры в следующих точках устройства.: 1 - эпюра тактовых импульсов на входе синхронизации регистра 2 и инвертора 11; Х 1сигналы на выходе О. регистра 2; 111сигналы на выходе ц регистра 2; 1 Чсигналы на выходе ц регистра 3; Чсигйалы на базе транзистора 9; Ч 1. -сигналы на коллекторы транзистора 9.Работу ЦАП удобно рассматривать приизменении информации на входе и старшего разряда в течении трех тактов.При поступлении на входы регистров2 и 3 тактовых импульсов Т (эпюра 1 )на выходах Я фрегистры 2 и выходеЯ регистра 3 информация изменяетсяв соответствии с эпюрами 11, 111, 1 Ч,Передний фронт информации на выходах6, ф регистра 2 привязан к переднему Фронту тактового импульса с задержкой .1 . С выхода регистра 2 информации через инвертор 5 и резистор7 поступает на эмиттер транзистора9, открывая последний по переднемуфронту эпюра 11). При этсм на базетранзистора 9 высокий уровень (эпюРа Ч ). Закрывается транзистор 9 попереднему Фронту информации, посту-пающей с выхода О(эпюра Ш) черезэлемент И-НЕ б на базу данного транзистора (эпюра Ч), на базетранзистора устанавливается низкийпотенциал.10 Через время равное длительности тактового импульса на базе транзистора 9 установится высокий уровень, но транзистор 9 останется закрытым, так как на его эмиттере в течение этого времени установится высокий уровень. Так как открывание н закрывание ключа на транзисторе 9 происходит по переднему фронту информации на выходах Я и Си , связанНых с передним фронтом тактового импульса, то сигнал на коллекторе транзистора 9 имеет равную задержкуи время переключения (эпюра Ч 1 ). Сигналы с выходов элементов выравнивания 4 управляют генераторами токов 10 и поэтому при одновременном поступлении входных сигналов на выходах генераторов 10, а следовательно, и на выходе всего устройства не будет выбросов, обусловленных неодновременностью переключения триггеров регистра 2,1023649 Фиг. Составитель А. Симагинедактор А, Гулько ТехредМ.Гергель Корректор В, Бутяг Зак исноеСР 4/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 239/49 Тираж 93 б ВНИИПИ Государственног по делам изобретений 113035, Москва,Ж, РаушПо омитета открытий ая, наб