Анализатор спектра

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик 1002977(23) Приоритет -Опубликовано 070383, Бюллетень Мо 9 Р 1 м К з 6 01 Р 23/00 Государственный комитет СССР по делам изобретений и открытийР 31 УДК,6 21, 317. . 757 (088. 8 ) Дата опубликования описания 0703,83 72) Авторыизобретения Миронов, Г.Н. Потапов Конструкторское бюро "Шторм"Ленина политехническом инститВеликой Октябрьской социалистическ(71) Заявитель ЗАТОР СПЕ ы 5 изобретения явл чности измерения еских составляют вленная цель дос устройство, сод сла, квантовател 0 Изобретение относится к измерительной технике и предназначено дляизмерения частот многокомпонентн хсигналов цифровым методом.По основному авт. св. Р 669295.известно устройство, которое содер- .жит квантователь сигнала, блоки умножения, блок задержки, счетчики,постоянное запоминающее устройство,арифметический блок, дешифратор,регистр числа, коммутаторы записии считывания, блок управления элементов И и ИЛИ, в котором анализспектра производится с помощью метода быстрого преобразования Фурье 1(Впф) Г 13.Недостаток устройства - низкаяточность измерения частоты гармонических составляющих сигнала из-заопределения спектра лишь для диск 2ретных значений частоты. При этомпогрешность измерения частоты равнаполовине шага по частоте БПФ сигнала.Целью яется повышение то частотыгармонич их сигналов.Поста тигаетсятем, что ержащее регистр чи ь сигнала, 3 первый вход которого является входом .анализатора, а выход подключен к первым входам блоков умножения знаковсигналов, вторые входы которых подключены к соответствующим выходамблока задержки, вход которого соединен с выходом квантователя, блок управления, четыре выхода которогосоответственно подключены к управляющим входам квантователя, счетчикаадресов, постоянного запоминающегоустройства и к первому входу арифметического блока, второй вхбд ко- .торого соединен с,выходом постоянного запоминающего устройства, выходыблоков умножения знаков сигналовподключены к входам соответствующихсчетчиков, каждый разрядный вход которых соединен с выходом соответствующего элемента И записи, а каждыйразрядный выход счетчика подключен кпервому входу соответствующего элемента И считывания, вторые входыэлементов И считывания и первые входы элементов И записи подключенык соответствующему выходу дешифратора, входы дешифратора соединены дсоответствующими выходами счетчика адресов, выходы элементов И считывания каждого счетчика объединеныи подключены к соответствующемувходу элемента ИЛИ, четыре элемента И и коммутаторы записи и считывания, входы которых подключены соответственно к четвертому и пятому 5выходам блока управления, выходыкоммутатора записи соединены соответственно с первыми входами первогои второго элементов И, второйвход первого элемента И подключен квыходу арифметического блока, а второй вход второго элемента И подключен к выходу элемента ИЛИ, выходыпервого и второго элементов И соединены соответственно с первыми и вторыми входами разрядов регистра числа,выходы которого объединены и подключены к первым входам третьего и четвертого элементов И, вторые входы ко торых подключены соответственно к:первому и второму выходам коммутатора 20;считывания, выход третьего элементаИ соединен с вторыми входами элементов И записи, а выход четвертогофэлемента И подключен к третьемувходу арифметического блока, снабжено дополнительно двумя сдвиговымирегистрами на три числа, подключенными к выходам анализатора двумяблоками сравнения кодов, пятью элементами И, двумя элементами ИЛИ, дву мя умножителями, двумя сумматорамии делителем, причем второй выход первого регистра соединен с первыми входами второго блока сравнения кодов,первого сумматора и первого умножителя, второй выход второго регистрасоединен с вторым входом первого умножителя, а первый и третий выходыобоих регистров соединены с первымивходами четырех элементов И, вторые 4 Овходы первого и третьего элементовИ соединены с первым выходом первогоблока сравнения кодов, входы которого соединены с первым и третьим выходами первого регистра, а вторыевходы второго и четвертого элементов И соединены с вторым выходом первого блока сравнения кодов, выходыпервого и второго элементов И соединены через первый элемент ИЛИ свторым входом второго блока сравнения кодов, с вторым входом первогосумматора и первым входом второгоумножителя, второй вход которогосоединен через второй элемент ИЛИ свыходами третьего и четвертого элементов И, а выход второго умножителя соединен с вторым сумматором,первый вход которого соединен с выходом первого умножителя, выходыобоих умножителей соединены с двумя 60входами второго сумматора, а выходысумматоров соединены с двумя входами делителя, выход которого соединенс пятым элементом И, второй вход которого соединен с выходом второго у блока сравнения кодов, а выход с блоком памяти.На чертеже представлена структурная схема устройства.Устройство содержит анализатор 1, на вход которого подается анализируемый сигнал, сдвиговые регистры 2 и 3, второй блок 4 сравнения кодов, первый сумматор 5, первый умно- житель б, первый, второй, третий и четвертый элементы И 7-10, первый блок 11 сравнения кодов, первый элемент ИЛИ 12, второй умножитель 13, второй элемент ИЛИ 14, второй сумматор 15, блок 1 б памяти, делитель 17 и пятый элемент И 18.Устройство работает следующим образом.Исследуемый сигнал поступает на вход анализатора 1, выполняющего быстрое преобразование Фурье (БПФ ), Наличие гармонических составляющих в исследуемом сигнале приводит кпоявлению в спектре узких всплесков (максимумов ) в окрестности частот гармонических составляющих.За счет выполнения преобразования Фурье для дискретных значений частоты возникает погрешность измерения частоты, максимальное значение которой равно половине шага по частоте.Чтобы устранить погрешность измерения частоты, обусловленную дискретностью преобразования Фурье, необходимо в каждом локальном максимуме . спектра сигнала выделить две наибольшие соседние выборки спектра 2 и соответствующие им частоты.Для этого коды чисел, представляющие значения коэффициентов ряда Фурье ,выборки спектра ), подсчитанные в результате реализации алгоритма БПФ, одновременно поступают в первый сдвиговый регистр 2, а коды их адреса, соответствующие в заданном масштабе частотам, поступают параллельно во.второй сдвиговый регистр 3, Каждый сдвиговый регистр хранит одновременно коды трех чисел. Из этих чисел с помощью двух блоков 4 и 11 сравнения кодов и четырех элементов И 7-10 выделяют два соседних максимальных числа и соответствующие им адреса, по мере их поступления.В первом блоке 11 сравнения кодов сравниваются коды первого и третьего чисел, записанные в регистре 2. При этом может быть два случая:1 ) если код третьего числа, записанный в регистре 2, больше первого, т,е. выборка спектра 22, то на первом выходе блока 11 сравнения кодов появится сигнал разрешения перезаписи кода третьего числа 2 с выхода регистра 2 через первый элемент И 7 и элемент ИЛИ 12 в сумматор 5 и умножитель 13;2 ) если код третьего числа, записанного в регистре 2, меньше первого,т.е. выборка спектра 22, то навтором выходе блока 11 сравнения кодов появится сигнал разрешения перезаписи кода первого числа 21 с выхода регистра 2 через второй элементИ 8 и элемент ИЛИ 12 в сумматор 5 и умножитель 13,Одновременно с перезаписью кодовчисел 2 и 2 через элемент ИЛИ 14записываются коды адреса, соответствующие каждому из чисел 21 и 2 З,поступающие через элементы И 9 и 10 15с сдвигового регистра 3 в умножитель13, причем разрешение на прохождение в умножитель 13 кода адресачисла 2 или 2 З поступает от блока11 сравнения кодов. 20В умножитель б поступает каждыйраз второе число, записанное в регистре 2, т.е. значение выборки спектра 2 и код адреса, соответствующий2этому отсчету с регистра 3. 25Выходные сигналы (коды ) с умножителей б и 13 поступают в сумматор 15. Полученный в результате суммирования код числа с выхода сумматора 15 поступает в делитель 17, где З 0он делится на код числа, поступающий с выхода сумматора 5, который об.разуется путем суммирования кодовчисла, соответствующих значениямвыделенных выборок (21 и 2, или352 3)Полученный в результате делениякод числа в делителе 17 в выбранноммасштабе является измеренным значением частоты соответствующей гармоники, но только в том случае, если код 40второго числа 22 был максимальным.что определяется путем сравнениякода с выхода элемента ИЛИ 12 и кодас выхода сдвигового регистра 2 вблоке 4 сравнения кодов. Если код 452 был наибольшим среди кодов 2,22 и 2, то на выходе блока 4 срав 2нения кодов появится сигнал, разрешающий перезапись кода с выхода делителя 17 в блок 16 памяти, в котором 50хранятся результаты измерений.Таким образом, данное устройствоможет быть использовано для точного1 измерения частоты многокомпонентныхсигналов цифровым методом, так как 55позволяет исключить погрешность.измерения частот гармонических. составляющих сигнала, обусловленную тем,что при выполнении дискретного преобразования Фурье спектр сигнала измеряется не непрерыгзно, а для дискретной последовательности частот. Эксперименты, проведенные с помощью моделирования на ЭВМ Мпоказали, что устройство обеспечивает определение спектральных составляющих сигнала длительностью Т=1 с с погрешностью не более +0,01 Гц, в то время как при измерении без предлагаемого усовершенствования глаксимальная.погрешность измерения частоты составляет 0,5 Гц.Формула изобретенияАнализатор спектра по авт.св. г 1 г 669295, о т л и ч а ю щ и йс я тем, что, с целью повышенияточности измерения, оно снабженодвумя сдвиговыми регистрами на тричисла, подключенными к выходам анализатора двумя блоками сравнения кодов, пятью элементамч И, двумяэлементами ИЛИ, двумя умножителями, двумя сумматорами и делителем, причем второй выход первого регистра соединен с первыми входами второго блока сравнения кодов,первого сумматора и первого умножителя, второй выход второго регистрасоединен с вторым входом первогоумножителя, а первый и третий выходыобоих регистров соединены с первымивходами четырех элементов И, вторыевходы первого и третьего элементовИ соединены с первым выходом первогоблока сравнения кодов, входы которого соединены с первым и третьим выходами первого регистра, а вторыевходы второго и четвертого элементовИ соединены с вторым выходом первого блока сравнения кодов, выходы первого и второго элементов И соединенычерез первый элемент ИЛИ с вторымвходом второго блока сравнения кодов, с вторым входом первого сумматора и первым входом второго умножителя, второй вход которого соединенчерез второй элемент ИЛИ с выходамитретьего и четвертого элементов И,а выход второго умножителя соединенс вторым сумматором, первый вход которого соединен с выходом первогоумножителя, выходы обоих умножителей соединены с двумя входами второго сумматора, а выходы сумматоровсоединены с двумя входами делителя,выход которого соединен с пятым элементом И, второй вход которого соединен с выходом второго блока сравнения кодов, а выход - с блоком памя, Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРгг 669295, кл. 6 01 В 23/00, 1978.1002977 итель. А. Орл Е.Харитончик Шекмар орре тор И. Николайчук Те Заказ 154 Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4 ВНИИП по 13035, аж,708 твенного к бретений и