Устройство для возведения в квадрат и извлечения квадратного корня

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 40 4(5) С 06 Р 7/552 ОПИСАНИЕ ИЗОБРЕТ Авторсмом свидетельствь(21) 3464558/ (22) 05.07.82 (46) 23.02,85 (72) А.Н.фойд и Ю.Т.Чигирин (53) 681.325( (56) 1. Автор Р 391560, кл,2, Авторск Ф 1084784, кл (прототип). юл. Лф 7 .Т.Чигирин перв ходо вход 8.8)ое свидетельство СССР06 Р 7/552, 1973.свйдетельство СССРС 06 Р 7/552, 1982 чет хо од в са которого со динен с входом сбросчетчика циклов и первым входомэлемента ИЛИ, выход которого соединен с первым входом первого триггера, первый выход которого соединен свторым входом второго. элемента И,второй вход первого триггера соединен с шестым выходом второго дешифратора, вторым входом элемента ИЛИи первым входом второго триггера,выход которого соединен с вторым входом четвертого элемента И, первыйвыход триггера операций соединен свходами стробирования первого и второго дешифраторов, второй выход триггера операций соединен с входом стробирования третьего дешифратора, второй выход первого триггера соединенс вторым входом третьего элемента И,выходы элементов ИЛИ группы соединены соответственно с первыми управляющими входами блока возведения десятичной цифры в квадрат, регистра основания, двухразрядного умножителя,преобразователя десятичного числа вдвоичный код десятичного счетчика,входы выбора операции устройствасоединены с первым и вторым входамитриггера операций, информационный е ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54)(57) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ ВКВАДРАТ И ИЗВЛЕЧЕНИЯ КВАДРАТНОГОКОРНЯ, содержащее регистр основания,блок .возведения десятичной цифры вквадрат, двухразрядный умножитель,десятичный счетчик, преобразовательдесятичного числа в двоичный код,перву о и вторую схемы сравнения, ге.нератор импульсов,триггер реверса,первый элемент И, блок управления,причем блок управления содержит генератор тактов, счетчик, первый,второй и третий дешифраторы, второй,третий и четвертый элементы И, счетчик циклов, счетчик тактов, первыйи второй триггеры, элемент ИЛИ,группу элементов ИЛИ, триггер операций, выход генератора тактов соединен со счетным входом счетчика, разрядные выходы которого соединены синформационными входами первого дешифратора, выходы с первого по пятыйкоторого соединены с первыми входами элементов ИЛИ группы, вторые входы которых соединены с первого попятый выходами второго дешифратора,информационные входы которого соединены с разрядными выходами счетчиклов, счетный вход которого сон с выходом второго элемента И, Й вход которого соединен с выгенератора тактов и первым м третьего элемента И, выход ого соединен со счетным входом ика тактов, разрядные выходы ого соединены с информационными ми третьего дешифратора, первыйкоторого соединен с первым ом четвертого элемента1141406 Составитель А.КазанскийРедактор В,Данко Техред М.Кузьма,рек иницк Заказ 496/3В Патент", г.ужгород, ул,Проектная, 4 б Тираж 710 НИИПИ Государственног по делам изобретений 35, Москва, Ж, Ра Подпикомитета СССРоткрытийская наб., д,4/51141406 вход устройства соединен с входомустановки числа регистра основания, разрядные выходы которого соединены с первыми разрядными входами блока возведения десятичной цифры в квадрат и двухразрядного умножителя, выход которого соединен с входом преобразователя десятичного числа в двоичный код, выход которого соединен со счетным входом десятичного счетчика, разрядные входы которого соединены с выходом блока возведения десятичной цифры в квадрат, разрядные выходы регистра основания соединены соответственно с первой группой управляющих входов первой и второй схем сравнения, вторые группы управляющих входов которых соединены соответственно с выходом десятичного счетчика, информационный вход первой схемы сравнения соединен с вторым выходом третьего дешифратора, информационный вход второй схемы сравнения соединен с седьмым выходом второго дешифратора, выход первой схемы сравнения соединен с первым входом первого элемента И, второй вход которого сое динен с шестым выходом второго дешифратора, третий вход первого элемента И соединен с выходом генератора импульсов и тактовым входом преобразователя десятичного числа в двоичный код, третий, четвертый, пятый, шестой и седьмой выходы третьего дешифратора соединены соответственно с вторыми управляющими входами блока возведения десятичной цифры в квадрат, регистра основания, двухразрядного умножителя, преобразователя десятичного числа в двоичный код и десятичного счетчика, о т л и ч а в - щ е е с я тем, что, с целью повы 1Изобретение. относится к вычислительной технике и может быть применено в цифровых приборах для обработки результатов измерения (вычисление промежуточных операций).Известно устройство для возведения в квадрат, состоящее из регистра основания, матрицы разрядов,щения быстродействия, в него введены вычитающий счетчик, сдвиговыйрегистр, элемент задержки, одновибратор, второй, третий и четвертыйэлементы ИЛИ и третий триггер, выход которого соединен с четвертымвходом первого элемента И, выход ко.торого соединен с первым входом второго элемента ИЛИ, выход которогосоединен с входом сдвига регистрасдвига, разрядные выходы которогосоединены соответственно с разрядными входами вычитающего счетчика,разрядные выходы которого соединенысоответственно с вторыми разряднымивходами блока возведения десятичнойцифры в квадрат и двухразрядногоумножителя, счетный вход вычитакнцего счетчика соединен с выходом триг.гера реверса, первый вход которогосоединен с выходом третьего элемента ИЛИ, первый вход которого соединенс выходом первой схемы сравнения ипервым входом четвертого элемента ИЛИ, выход которого соединен спервым входом третьего триггера, второй вход которого соединен с вторымвходом триггера реверса, входом запуска одновибратора и выходом второйсхемы сравнения, выход одновибраторасоединен с вторым входом второгоэлемента ИЛИ и через элемент задержки подключен к информационному входу регистра сдвига, входы сбросавычитающего счетчика, регистра сдвига, установочный вход одновибратора,вторые входы третьего и четвертогоэлементов ИЛИ соединены с восьмым выходом второго дешифратора, девятыйвыход которого соединен с вторым информационным входом первой схемысравнения. 2матрицы пр оиз ведения двух разрядов,накопителя, преобразователя числа вкод, генератора импульсов и схемыуправления.Возведение числа в квадрат произ"водится за несколько тактов, которыеформируются схемой управления, В пер.вый такт при поступлении числа в406 4 3 1141 регистр основания матрица разрядов выдает команду, соответствующую данному числу, которая запоминается в накопителе, Во второй такт матрица произведений двух разрядов вццает константу, соответствующую удвоенному произведению первого разряда навторой, где первый разряд является младшим разрядом числа. Удвоенное произведение преобразуется преобра О зователем числа в код в число-импульсный код, который поступает в опреде. ленные разряды накопителя. В третий такт производится умножение первого разряда на третий и суммирование 15 число-импульсного кода, соответствую щего их: двоенному произведению, с цифрами определенньм разрядов накопителя. Количество подобных операций сложения определяется количеством Зъ разрядов числа, которые необходимо возвести в квадрат 1,3.Недостатком данного квадратора является невозможность извлечь из дан-. ного числа квадратный корень. 25Наиболее близким техническим реше-, нием к изобретению является устройство для возведения в квадрат и извлечения квадратного корня, содержащее регистр основания, матрицу возве-у дения десятичной цифры в квадрат, матрицу произведения двух разрядов, десятичный счетчик, преобразователь десятичного числа в двоичный код, две схемы сравнения, генератор импульсов, реверсивный счетчик, элемент И, триггер реверсов, блок управ. ления, разрядные выходы реверсивного счетчика соединены с разрядными входами матриц возведения, десятичной цифры в квадрат и произведения двух разрядов, выходы которьм соединены соответственно с входами десятичного счетчика и преобразователя десятично. го числа в двоичный код, выход кото. рого соединен со счетным входомдесятичного счетчика, выход которого соединен с первыми группами управляющих входов первой и второй схем сравнения, вторые группы управляющих вхо"51 дов которьм соединены с разрядными выходами регистра основания. Извлечение квадратного корня в известном устройстве производится методом последовательных проб за не сколько циклов, начиная с единицы 23. Недостатком известного устройства является большое время, необходимоедля достижения результата при боль ших значениях подкоренного числаЦелью изобретения является повышение быстродействия устройства.Поставленная цель достигается тем, что в устройство для возведения в квадрат и извлечения квадратного корня, содержащее регистр основания, блок возведения десятичной цифры в квадрат, двухразрядный умножитель, десятичный счетчик, преобразователь десятичного числа в двоичный код, первую и вторую схемы сравнения, генератор импульсов, триггер реверса, первый. элемент И, блок управления,причем блок управления содержит генератор тактов, счетчик, первый,второй и третий дешифраторы, второй,третий и четвертый элементы И, счетчик циклов, счетчик тактов, первый ивторой триггеры, элемент ИЛИ, группу элементов ИЛИ, триггер операций,выход генератора. тактов соединен сосчетным входом счетчика, разрядныевыходы которого соединены с информа-ционными входами первого дешифратора, выходы с первого по пятый которого соединены с первыми входами элементов ИЛИ группы, вторые входы которых соединены с первого по пятый выходами второго дешифратора, информационные входы которого соединены сразрядными выходами счетчика циклов,счетный вход которого соединен с выходом второго элемента И, первыйвход которого соединен с выходом генератора тактов и первым входом третьего элемента И, выход которого сое" динен со счетным входом счетчика тактов, разрядные выходы которого соединены с информационными входами третьего дешифратора, первый выход которого"соединен с первым входом четвертого элемента И, выход которогосоединен с входом сброса счетчика циклов и первым входом элемента ИЛИ, выход которого соединен с первьщ вхо дом первого триггера, первый выходкоторого соединен с вторым входомвторого элемента И, второй вход первого триггера соединен с шестым выходом второго дешифратора, вторымвходом элемента ИЛИ и первым входомвторого триггера, выхоД которого сое динен с вторым входом четвертогоэлемента И, первый выход триггераопераций соединен с входами стробирования первого и второго дешифрато 1141406динены соответственно с первой группой управляющих входов первой и второй схем сравнения, вторые группыуправляющих входов которых соединенысоответственно с выходом десятичного счетчика, информационный вход первойсхемы сравнения соединен с вторымвыходом третьего дешифратора, инфорМационный вход второй схемы сравнени - с седьмым выходом второго дешифратора, выход первой схемы сравнения - с первым входом первого элемента И, второй вход которого соединен с шестым выходом второго дешифратора, третий вход первого элемента И - с выходом генератора импульсов и тактовым входом преобразователя десятичного числа в двоичный код,третий, четвертый, пятый, шестой и седьмой выходы третьего дешифратора соединены соответственно с вторыми управляющими входами блока возведения десятичной цифры в квадрат, регистра основания, двухразрядного умножителя, преобразователя десятичного числа в двоичный код и десятичного счетчика, введены вычитающий счетчик, сдвиговый регистр, элемент задержки, одновибратор, второй, третий и четвертый элементы ИЛИ и треЗО 50 ров, второй выход триггера операцийсоединен с входом стробирования третьего дешифратора, второй выход первого триггера соединен с вторым входом третьего элемента И, выходы элементов ИЛИ группы соединены соответственно с первыми управляющими входами блока возведения десятичной цифрыв квадрат, регистра основания, двуХ- разрядного умножителя, преобразователя десятичного числа в двоичный код десятичного счетчика, входы выбора операции устройства соединены с первым и вторым входами триггера операций, информационный вход устройства - с входом установки числа регистра основания, разрядные выходы которого соединены с первыми разрядными входами блока возведения десятичной цифры в квадрат и двухразрядного умножителя, выход которого соединен с входом преобразователя десятичногочисла в двоичный код, выход которого соединен со счетным входом десятичного счетчика, разрядные входы которого соединены с выходом блока возведения десятичной цифры в квадрат, разряднье выходы регистра основания соетий триггер, выход которого соединенс четвертым входом первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ,выход которого соединен с входомсдвига регистра сдвига, разрядныевыходы которого соединены соответственно с разрядными входами вычитающего счетчика, разрядные выходы которого соединены соответственно свтбрыми разрядными входами блока возведения десятичной цифры в квадрати двухразрядного умножителя, счетныйвход вычитающего счетчика - с выходовтриггера реверса, первый вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с выходом первой схемы сравнения и первым входом четвертого элемента ИЛИ, выход которого соединен спервым входом третьего триггера, второй вход которого соединен с вторымвходом триггера реверса, входом запуска одновибратора и выходом второйсхемы сравнения, выход одновибратора - с вторым входом второго элемента ИЛИ и через элемент задержки подключен к информационному входу регистра сдвига, входы сброса вычитающего счетчика, регистра сдвига, установочный вход одновибратора, вторые входы третьего и четвертого элементов ИЛИ соединены с восьмым выходом второго дешифратора, девятый выход которого соединен с вторым информационным входом первой схемысравнения,На фиг. 1 представлена блок-схемапредлагаемого устройства, на фиг.2блок-схема преобразователя десятичного числа в двоичный код.Устройство для возведения в квадрат и извлечения квадратного корня(фиг.1) содержит регистр 1 основания,блок 2 возведения десятичной цифрыв квадрат, двухразрядный умножитель3, десятичный счетчик 4, преобразователь 5 десятичного числа в двоичныйкод, генератор 6 импульсов, вычитающий счетчик 7, сдвиговый регистр 8,второй элемент ИЛИ 9, первый элемент И 10, элемент 11 задержки,одновибратор 12, третий элемент ИЛИ 13,триггер 14 реверса, первую 15 и вторую16 схемы сравнения, четвертый элемент ИЛИ 17, третий триггер 18, блок19 управления, генератор 20 тактов,счетчик 21, первый 22, второй 23 и1141406 7третий 24 дешифраторы, первый элемент ИЛИ 25, первый 26 и второй 27 триггеры, триггер 28 режимов, второй 29, третий 30 и четвертый 31 элементы И, счетчик 32 циклов, счетчик 33 тактов и группу элементов ИЛИ 34.Преобразователь десятичного числа в двоичный код (фиг,2) содержит сдви. говый регистр 35, схемы И 36 и 37, 10 схему ИЛИ 38, триггер 39 и схему И 40./Приосновании числа, равном десяти, щ проиэведениеодного разряда на другой (аЬ,Ьа,ся)занимает два разряда,а их удвоенноепроизведение - три разряда,Преобрааписи виза. приведеннуюму, удобную аются в число-импульсньй код и посту" лают в определенные разряды счетчи ка, где суммируются с числом, находящимся там.Число-импульсный код удвоенногопроизведения 2 сЬ поступает на счетный вход 2-го разряда счетчика (еди ницы) и на счетный вход 3-го разрядасчетчика (десятки).Число-.импульсный код удвоенногопроизведения 2 са поступает на счетный вход 3-го разряда счетчика (еди ницы) и на счетный вход 4-го разрядасчетчика (десятки).Число-импульсный код удв опроизведения 2 Ъю поступаетю оенногна счет Вустройстве возведение десятичного числа в квадрат производится с использованием таблицы умножения. Как видно из приведенной формызаписи, суммирование частных произведений для возведения десятичногочисла в квадрат реализуется при помощи десятичного счетчика,Частные произведения, равные квадрату каждого разряда, записываютсяв определенные разряды счетчикаквадрат 1-го разряда (сф) записывается в 1- и 2-й разряды счетчика,квадрат 2-го разряда (Ьф) - в 3- и4-й разряды счетчика, квадрат 3-горазряда (еф) - в 5- и 6-.й разрядысчетчика. Частные произведения, равные удвоенным произведениям двухразрядов (2 сЪ, 2 са, 2 Ъа), преобразу.; При таком способе возведения десятичного числа, например, А=асс в квадрат, где с - первый разряд числа, Ь - второй разряд, д - третий разряд, алгоритм работы устройства следующий.Сначала первый разряд а числа умножается на все разряды числа А, начиная с первого разряда. Затем на все разряды числа А умножается второй разряд и т.д. Полученные частны произведения суммируются, причем каждое последующее частное произведение сдвигается относительно предыдущего на один разряд влево.406 1141 9ный вход 4-го разряда счетчика (еди-, ницы) и на счетный вход 5-го разряда счетчика (десятки).Извлечение квадратного корня в предлагаемом устройстве иэ десятичного числа А производится методом последовательных проб за несколько циклов. Сначала определяется старший п-й разряд, затем (п)-й разряд к т.д. Последним находится первый раэ ряд. Для этого последовательно возводятся в квадрат числа натурайьного ряда а , а отличающиеся одно от другого на одну градацию (единицу) начиная с и-го (старшего) 15 разряда, и сравниваются с числом А,Старший и-й разряд корня определяется следующим образом. Последова. тельно возводятся в квадрат разрядные числа, причем в (п)-м, (п)- щ -м 1-м разрядах числа равны ну. лю, а в и-и разряде в квадрат воэво",дятся числа натураЛьного ряда (мс 2Сэ ), ОтЛИЧаЮЩИЕСЯ ОДНа Отдругого на одну градацию (единицу) 25и сравниваются с числом А. Последовательность таких операций продолжается до тех пор, пока выполняется неравенство (е; о, о,о)2 ЙА т,е.осуществляется условие (а, о, о, 30о) 2-АйО.Операция определения старшегоразряда корня заканчивается в тотмомепт когда выполняется неравенство (д, о, о, о) А. Старший разряд корня будет меньше на одну градацию (единицу) того числа акогда была получена положительная разность, т.е, стардпй разряд корня будет а (-1).40(и)-й разряд корня определяется следующим образом. Последователь"но возводятся в квадрат разрядныечисла, причем в п), (п-,3) 1разрядах числа равны нулю, в и-м раз-,15ряде число равно а (д) а в (и)-и разряде в квадрат возводятсячисла натурального ряда МЫ 2ц 2 отличакщиеся одно от другого наодну градацию (единицу), и сравниваются с числом А. Последовательностьтаких операций продолжается до техпор, пока выполняется неравенство12 кА (а(-а 1 н, о0) щ т.е, осуществляется условие (а12 Ае оо) АДОперация определения (и)-го раэряда корня заканчивается в тот момент когда выполнено неравенство(лд-; а,оо)2 тА, (и)-й разряд корня будет меньше на одну градацию (единицу) того числаа( , когда была получена положительная разность т.е. (и)-й разряд корня будет а(,1( 1, Таким образом определяются последующие разряды корня вплоть до первого разряда.Устройство работает следующим образом.1. Операция возведения в квадрат.При поступлении 1-го импульса изгенератора 20 тактов в счетчик 21первый дешифратор" 22 выдает разрешающий потенциал через группу элементов ИЛИ 34 на регистр 1 основания,по которому в него записывается число А=цЪс которое необходимо возвести в квадрат,При поступлении в счетчик 21 2-гоимпульса из генератора 20 тактов первый дешифратор 22 через группу элементов ИЛИ 34 выдает разрешающий потенциал на блок 2 возведения десятич-ной цифры в квадрат. По этому сигналу квадрат каждого разряда (м 2 Ьс) числа А поступает на соответствующие разрядные входы десятичногосчетчика 4,Прн поступлении в .счетчик 21 3-гоимпульса из генератора 20 тактов первый дешифратор 22 через группу элементов ИЛИ 34 выдает разрешакиций сигнал на двухраэрядный умножитель 3 ина преобразователь 5 десятичного числа в двоичный код, По этому сигналуудвоенное произведение 2 сЬ (единицы)иэ двухразрядного умножителя 3 поступает на преобразователь 5 десятичного числа в двоичный код. Затем преобразованное число импульсов поступает на десятичный счетчик 4.При поступлении в счетчик 21 4-гоимпульса иэ генератора 20 тактов первый дешифратор 22 через группу элементов ИЛИ 34 выдает разрешакицийсигнал на двухраэрядный умножитель 3и на преобразователь 5 десятичнргочисла в двончньй код. По этому сигна.лу удвоенное произведение 2 сЬ (десятки) из двухразрядного умножителя 3поступает на преобразователь 5 деся-,тичногочисла в двоичный код; Затемпреобразованное число импульсов по-.ступает на десятичный счетчик 4.При поступлении 5- и 6-го импульсов иэ генератора 20 тактов в счетчикных двоично-десятичных счетчиков десятичного счетчйка 4.При поступлении в счетчик 33 тактов 2-го импульса из генератора 20 тактов третий дешифратор 24 выдает разрешакнций сигнал на двухразрядный умножитель 3 и предбразователь десятичного числа в двоичный код 5. По этому сигналу удвоенное произведение 2 сЬ (единицы) из двухразрядного умно- жителя 3 поступает на преобразователь 5 десятичного числа в двоичный код.При поступлении в счетчик 33 тактов 3-го импульса из генератора 20 тактов третий дешифратор 24 выдает разрешающий сигнал на двухразрядный умножитель 3 и преобразователь десятичного числа в двоичный код 5. По этому сигналу удвоенное произведение 2 сЪ (десятки) из двухразрядного умно" жителя 3 поступает на преобразователь 5 десятичного числа в двоичный код.При поступлении 4- и 5-го импульсов из генератора 20 тактов в счетчик 33 тактов производится преобразова- ние удвоенного произведения 2 сц в пропорциональное число импульсов, которое поступает в десятичный счетчик 4.При поступлении 6- и 7-го импульсов из генератора 33 тактов третий дешифратор 24 выдает разрешающий сигнал на двухразрядный умножитель 3 и преобразователь 5 десятичного числа в двоичный код, по которому производится преобразование удвоенного произведения 2 Ъы, находящегося в двух- разрядном умножителе 3, в пропорциональное число импульсов, которые поступают в десятичный счетчик 4.При поступлении 8-го импульса из генератора 20 тактов в счетчик 33 тактЬв третий дешифратор 24 выдает разрешающий сигнал на первую схему 15 сравнения, по которому производит ся сравнение числа А, хранящегося в регистре 1 основания, из которого производится извлечение квадратного корня, и числа (аЬс), находящегося в десятичном счетчике 4.Если А)(ыЬс), первая схема 15 сравнения выдает сигнал на первый элемент И 10. Первый элемент И 10 через второй элемент ИЛИ 9 выдает сигнал на сдвиговый регистр 8, который выдает импульс, поступающий на счетный вход и-го разряда вычитаквцего счетчика 7, 1.е, в вычитающем. 114140621 производится преобразование удво"енного произведения 2 сы в пропорцио-нальное число импульсов, которыепоступают в десятичный счетчик 4.При поступлении 7- и 8-го импуль- . 5сов из генератора 20 тактов в счетчик 21 первый дешифратор 22 черезгруппу элементов ИЛИ 34 выдает разрешающий сигнал на двухразрядный умножитель 3 и на преобразователь 5 деся" 10тичного числа в двоичныйкод, по которому производится преобразованиеудвоенного произведения 2 Ьс,находящегося в двухразрядном умножителе З,впропорциональное число импульсов,которые поступают в десятичный счетчик 4.2. Операция извлечения квадратного корня,При поступлении 1-го импульса из 20генератора 20 тактов в счетчик 32циклов второй дешифратор 23 выдаетсигнал начальной установки, устанавливающий все блоки устройства, имеющие цифровую память, в исходное состояние. При поступлении в счетчик 32пиклов второго импульса из генератора 20 тактов второй дешифратор 23через группу элементов ИЛИ 34 выдает разрешающий сигнал на регистр 1 ЗОоснования. По этому сигналу в ре;гистр 1 основания записывается чисЬо А=аЬс, из которого необходимо извлечь квадратный корень, Кроме того,по сигналу второго дешифратора 23первый элемент И 10 выдает сигнал,поступающий через второй элемент ИЛИ9 на сдвиговый регистр 8, а первыйэлемент ИЛИ 25 выдает сигнал на первый триггер 26, Из сдвигового регистрра 8. в старший и-й разряд вычитакицего счетчика 7 записывается единица.Выходной сигнал триггера 26 запрещает прохождение сигналов генератора20 тактов через второй элемент И 29на счетчик 32 циклов и разрешает прохождение этих сигналов через второйэлемент И 30 на счетчик 33 тактов.По 1-му импульсу, поступившему изгенератора 20 тактов в счетчик 33 отактов через второй элемент И 30,третий дешифратор 24 выдает разрешающий потенциал на.блок 2 возведениядесятичной цифры в квадрат. По этомусигналу квадрат каждого разряда (ю",Ь, с ) числа (1,00), записанно.го в вычитакзций счетчик 7, поступаетна соответствующие входы определен 13 1141 счетчике устанавливается число (2,0,,О).Кроме того, 8-й импульс, поступающий в счетчик 33 тактов из генератора 20 тактов, устанавливает счетчик 33 тактов в исходное состояние.Последовательность работы устройства при поступлении следующих групп из 8 импульсов на счетчик 33 тактов аналогична рассмотренной. Когда бу дет выполнено условие Ай, О 0), первая схема 15 сравнения устанавливает триггер 27 в единичное состояние и запрещает прохождение сигналов из первого элемента И 10 через второй элемент ИЛИ 9 на сдвиговьй регистр 8, В результате второй триггер 27 разрешает прохождение сигнала третьего дешифратора 24 через четвертьй элемент И 31 и первый элемент ИЛИ 20 . 25 на единичньй вход первого триггера 26. Триггер 26 разрешает прохождение сигналов генератора 20 тактов через второй элемент М 29 на вход счетчика 32 циклов и запрещает прохожде- д ние этих сигналов через третий элемент И 30 на вход счетчика 33 тактов.Сигнал генератора 20 тактов через второй элемент И 29 поступает на счетчик 32 циклов: По сигналу второго деигифратора 23 вторая схема 16 сравнения устанавливает в единичное состояние триггер 14 реверса, Кроме того, по сигналу второй схемы 16 сравнения срабатывае г одновибратор35 12 и выдает одиночный импульс. который через второй элемент ИЛИ 9 и сдвиговьй регистр поступает на счетный вход и-го разряда вычитающего счетчика 7. Так как триггер 14 ревер са находится в единичном состоянии, то из старшего и-го разряда производится вычитание единицы. Кроме того, сигнал одновибратора 12 через времяопределяемое параметрами элемента 11 задержки, переключает сдвиговый регистр 8. На этом нахождение старшего и-го разряда квадратного корня заканчиваетс."При поступлении следующего импуль са из генератора 20 тактов на счетчик 32 циклов второй дешифратор 23 выдает управляющий сигнал на первую 406 14схему 15 сравнения, разрешает прохождение сигналов через первый элемент И 10 и второй элемент ИЛИ 9 на сдвиговый регистр 8. Сигнал первой схемы 15 сравнения через третий элемент ИЛИ 13 поступает на нулевой вход триггера 14 реверса, которьй выдает разрешающий потенциал на шину сложения вычитающего счетчика 7, Из сдвигового регистра 8 на счетный вход (и)-го разряда вычитающего счетчика 7 поступает импульс, т.е. в (и)-й разряд вычитающего счетчи.ка 7 записывается единица. Выходной сигнал первого триггера 26 запрещает прохождение сигналов генератора 20 тактов через второй элемент И 29 на счетчик 32 циклов и разрешает про хождение этих сигналов через третий элемент И 30 на счетчик 33 тактов. Дальнейшая работа устройства по нахождению (и)-го разряда происходит таким же образом, как и при нахождении п-го разряда,Нахождение первого разряда корня ничем не отличается от нахождения предыдущих разрядов корня. Когда будет выполнено условие А(а; т,Ь;с ), первая схема 15 сравнения выдает запрещающий сигнал на первьй элемент И 10 и устанавливает второй триггер 27 в единичное состояние. Через четвертьй элемент И 31 пройдет сигнал третьего дешифратора 24, который установит в единичное состояние первьй триггер 26. Последний выдает разрешающий потенциал на второй элемент И 29 и запрещающий потснциал на третий элемент И 30. Сигнал генератора 20 тактов поступит через второй элемент И 29 на счетчик 32 циклов и переведет его в нулевое состояние. На этом операция извлечения квадратного корня из десятичного числа заканчивается.Таким образом, введение в устройство вычитающего счетчика, сдвигового регистра, элемента задержки, одновибратора, трех элементов ИЛИ;триггера позволяет уменьшить время вычисления квадратного корня путем поразрядного формирования результата.