Микропрограммное устройство управления

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(22) Заявлено 08. 04. 81 (21) 3270133/18-24с присоединением заявки Й 9 -Р 11 М К з С 06 Р 9/22 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 30. 10,82(72) Авторыизобретения А.Л.Хлюнев и А.А.Кузнецов 1) Заявител УПРАВЛЕ 54 МИКРОПРО НОЕ УСТРО тво содержит ы 1 и 2 адретриггер 5,й и второй мпульсов устов ИЛИ 10,следующим об дится едиИзобретение относится к вычислительной технике.Известно микропрограммное устройство управления, содержащее блокипамяти, регистры адреса, коммутаторы, триггеры, элементы И, элементы ИЛИ 1.Известно устройство микропрограммного управления, содержащее триггер., регистры адреса, элементы И,блоки памяти, управляющие входы,первые и вторые выходы блоков памяти (23,Недостатком известных устройствявляется избыток оборудования.Цель изобретения - сокращениеоборудования.Поставленная цель достигается тем,что в микропрограммном устройствеуправления, содержащем первый и второй регистры адреса, выходы которыхсоединены с адресными входами первого и второго блоков памяти соответственно, управляющие выходы которыхподключены соответственно к единичному и нулевому установочным входамтриггера, прямой выход которого подключен к первому входу первого элемента И, второй вход которого подключен к первому входу тактовых импуль:сов устройства, инверсный выходкпервому входу второго элемента И,второй вход которого подключен квторому входу тактовых импульсовустройства, выходы первого и второгоэлементов И подключены к управляющимвходам первого и второго блоков памяти соответственно, выходы которыхподключены к соответствующим входамэлементов ИЛИ группы, выходы элементов ИЛИ группы соединены с информационными входами первого и второгорегистров адреса.На чертеже приведена Функциональная схема устройства.Предлагаемое устройспервый и второй регистрса, блоки 3 и 4 памяти,элементы И 6 и 7, первывходы 8 и 9 тактовых иройства, группу элементУстройство работаетразом,Пусть триггер 5 нахо в еди 25. ничном состоянии. Тогда ннчныйуровень на прямом выходе триггераразрешает обращение к первому блоку3 памяти, При поступлении тактовогосигнала на вход 8 устройства происО ходит считывание инФормации из бло 970366ка 3. Через группу элементов ИЛИ 10 информация с вторых выходов блока 3 поступает на входы регистров 1 и 2 адреса, Сигнал с первого выхода первого блока 3 устанавливает триггер 5 в "0", Единичный уровень, появив шийся на инверсном выходе триггера 5, разрешает обращение к второму блоку 4, и при поступлении тактового сигнала на второй вход 9 устройства происходит считывание информации из 10 второго блока 4. Через группу элементов ИЛИ 10 информация с вторых входов блока 4 поступает на вход регистров 1 и 2 адреса. Сигнал с первого выхода второго блока 4 устанавливает 15 триггер 5 в единичное состояние,разрешая тем самым обращение к блоку Д и т.д.Таким образом , предлагаемое устройство позволяет упростить управляющую часть микропрограммного устройства управления за счет исключения коммутаторов,Для расчета технико-экономичес- . 25 кого эффекта объем оборудования ком-, мутатора примем равным объему оборудования регистра адреса, суммарный объем оборудования элементов И и триггера равным 10 объема оборудо вания регистра адреса, а объем оборудования группы элементов ИЛИ - 50 оборудования коммутатора, тогда объем оборудования управляющей части известного устройства равен 35/ Т= 2 Р+ 2 КО+ 2 И + Т.= 4,1 Рга объем оборудования управляющей части предлагаемого устройства равен 40Т =. 2 Р +.2 И + Тт + ИЛИ = 2,6 Р. т, -т,4,1-2 6.100 =В36,65Таким образом, предлагаемое устройство позволяет сократить объем оборудования на 36,65.Формула изобретенияМикропрограммное устройство управления, содержащее первый и второйрегистры адреса, выходы которых соединены с адресными входами первого ивторого блоков памяти соответственно,управляющие выходы которых подключены соответственно к единичному и нулевому установочным входам триггера,прямой выход которого подключен к первому вхоцу первого элемента И, второйвход которого подключен к первомувходу тактовых импульсов устройства,инверсный выход - к первому входу второго элемента И, второй вход которого подключен к второму входу тактовых импульсов устройства, выходы первого и второго элементов И подключенык управляющим входам первого и второго блоков памяти соответственно, выходы которых подключены к соответствующим входам элементов ИЛИ группы,о т л и ч а ю щ е е с я тем, что,с целью сокращения оборудования, выходы элементов ИЛИ группы соединеныс информационными входами первого ивторого регистров адреса.Источники информации,принятые.во внимание при экспертизе1, Авторское свидетельство СССРР 646333, кл. С 06 Р 9/22, 1976.2. Авторское свидетельство СССР970366 Составитель Лога Техред Л.ПекарьБу еда опат орр аказ 8389/6 е филиал ППП "Патентф, г. Ужгород, ул. Проектн НИИПИ Го по дела 035, Иос Тираж 731дарственного изобретений а, Ж, Ра коми от ска