Коммутатор

ОП ИСАНИЕизовеитинияК . АВТОРСКОМУ СВИДЕТшЛЬСТВУ Сеиэз СеветеиилСецивпиетичееиикРеспублик и 851772(5 )М. Кл Н 03 К 1704/ Н 04 Ю 300 с присоединением заявки М ВеударствеллмИ кемнтет СССР ло делам лэабретений к еткрмтлйДата опубликования описания 3 1,07.81(72) Автор изобретения В. А. Авдеев ГТаганрогский радиотехнкчес институтим, В, Д, Еалаэыкова: Наиболее близким по технической сущности к предлагаемому является коммутатор, содержащий блок сопряжения, первая группа входов которого10 соединена с управляющими .шинами, вторая группа входов - с .первой группой выходов блока управления, входы которого соединены с первой группой13выходов блока сопряжения, вторая группа выходов которого подключена к информационным входам адресного блока, а также в каждом канале - блок элементов И-ИЛИ,дешифратор, регистри блок памяти, адресные входы которого соединены с выходами адресного блока, информационные входы - с вы- .1 ходами одноименного регистра, первая 2группа информационных входов которогообъединена с первыми группамк информационных входов регистров другйх ка" налов и подключена к третьей группе выходов блока сопряжения, а вторая группа информационных выходов соединена с выходаэж одноименного блока йамяти, вторая группа выходов блока управления подключена к управляющим входам блоков памяти, регистров к дешифраторов всех каналов и управляющим входам адресного блока, при этом выходы блока элементов И"ИЛИ последующего канала соедкнены с основными информационнымк входами блока элементов И-ИЛИ предыдущего канала, а выходы блока элементов И-ИЛИ первого канала подключены к выходным шкнамф.Недостатком известных устройств является нкзкае быстродействие.Цель изобретения - повышение быст родействия коммутатора.Указанная цель достигается тем, что в коммутаторе в каждом канапе20 3 85177 выходы регистра соединены с икформационными входами дешифратора, выходы которого подключены к первым управляющим входам всех блоков элементов И-ИЛИ, вторые управляющие входы кото-. рых соединены с выходами адресного блока, а дополнительный информационный вход каждого блока элементов ИИПИ соединен с одноименной янформационной входной шиной.10На чертеже представлена блок-схема предлагаемого устройства.Устройство содержит блоксопряжения, первая группа входов которого соединена с управляющими шинами 2, а. вторая группа - с первой группой выходов блока 3 управления входы которого соединены с первой группой выходов блока 1 сопряжения, вторая группа выходов которого подключена к информационным входам адресного блока 4. В каждом канале имеются блок 5 элементов И-ИЛИ, дешифратор 6, регистр 7 и блок 8 памяти, адресные входы которого соединены с выходами адресного блока 4, информационные входы - с выходами одноименного регистра 7, первая группа информационных входов которого объединена с первыми группами информационных вхо 30 дов регистров 7 других каналов и подключена к третьей группе выходов блокасопряжения, а вторая группа информационных входов соединена с выходами одноименного блока 8 памяти.Э 5 Вторая группа выходов блока 3 управления подключена к управляющим входам блоков 8 памяти, регистров 7 и дешифраторов 6 всех каналов и управляющим входам адресного блока 4. Вы 40 ходы блока 5 элементов И-ИПИ последующего канала соединены с основными информационными входами блока 5 элементов И-ИЛИ предыдущего канала, а выходы блока 5 элементов И-ИЛИ пер 45 вого канала подключены к выходным шинам 9, В каждом канале выходы регистра 7 соединены с информационными входами дешифратора 6, выходы которого подключены к первым управляющим вхо"30 дам всех блоков 5 элементов И-ИЛИ, вторые управляющие входы которых соединены с выходами адресного бло-. ка 4, а дополнительный информационный вход каждого блока 5 элементов И-ИЛИ - с одновременной информационной входной шиной О.Устройство работает следующим образом. 2 4Все м выходных шин 9 разбиты на К групйпо п выходных шин в каждой группе, Каждый блок 8 памяти содержит И 10 Ь-разрядных ячеек памяти ипредназначен для хранения программы коммутации соответствующей группы выходных шин 9. Так как подключение двух и более информационных входных шин 10 к одной выходной шине 9 является недопустимым соединением, то в каждой ячейке блока 8 памяти записывается код соедчнения некоторой информационной входной шины с какой-либо одной выходной шиной. Ввод программы коммутации в блоки 8 памяти осуществляется через управляющие шины 2 через блок 1 сопряжекия и регистры 7, при этом выбор требуемого блока памяти осуществляется при помощи адресного блока 4. Каждый элемент И блока 5 элементов И-ИЛИ некоторого канала разрешает прохожде" ние информации с информационной входной шины 1 О этого канала на соответствующую выходную шину 9 при нали"- чии разрешающих сигналов с выходов соответствующего дешифратора б и,адресного блока 4, определяющих, соответственно, передачу информации от инфориационкой входной шины 10 ка группу выходных шин 9, программа коммутации которых хранится в одноимек 1 ном этому дешифратору 6 блоке 8 памяти, и передачу информации на тре- буемую выходную шины. Логические элементы ИЛИ блоков 5 элементов ИИЛИ объединяют соответствующие выходы элементов И для каждой одноименной.выходной вины 9. формула изобретенияКоммутатор, содержащий блок сопря-жения, первая группа входов которого соединена с управляющими шинами, вторая группа входов в . с первой группой выходов блока управления, входы которого соединены с первой группой выходов блока сопряжения,.вторая группа выходов которого подключена к информационным входам адресного блока, а также в каждом канале - блок . элементов И -ИЛИ,дешифратор, регистр и блок памяти,:адресные входы которого соединены с выходами адресного блока, информационные входы - с вы.ходами одноименного регистра, первая группа информационных входов котороВНИИПИ Тираж фили ал ППП "Патент",род,ул,Проектная,4.Уа 5 851772 го объединена с первыми группами информационных входов регистров других.;. каналов и подключена к третьей груп- . пе выходов блока сопряаения, а вто-. рая группа информационных входов соединена с выходами одноименного блока памяти, вторая группа выходов бло ка управления подключена к управляющим входам блоков памяти, регистров и дешифраторов всех каналов и управ О ляющим входам адресного блока, при этом выходы блока элементов И-ИЛИ последующего канала соединены с основными информационными входами бло-, ка элементов И-ИЛИ предыдущего канала,1 З а выходы блока элементов И ИЛИ первого канала подключены к выходным шинам, о т л н ч а ю щ и й с я тем, что, с целью повышения быстродейстФвня, в кащом канале выходы регистра соединены с информационными входами дешифратора, выходы которого подклю" чены к первым управляющим входам всех блоков элементов И-ИЛИ, вторые управляющие входы которых соединены с выходами адресного блока, а дополнительный информационный вход каждого блока элементов И-ИЛИ соединен с одноименной информационной входной шиной. Источники информации,принятые во внимание при экспертизе. Авторское свидетельство СССР В 563732хл. К 04 Э Э/00, 1507.77.2. Авторское свидетельство СССРпо заявке В 2710889/09,кл. Н 04 У 3/00, 05,0.79(прототип).