Усилитель считывания

Союз Советских Социалистических Республик) 2723810/18-24 исоединением заявки Но Государственный комитет 3) Приоритет СССР.елам изобретений и открытий ллетеиь йо публиковано 30058 УДК 628.327. 088.8)ата опубликования описания 30058 4) УСИЛИТЕЛЬ СЧИТЫВАНИ ислитрепателя елнчение е ифкаскады для 2.Недостатбольшое вреня постояннго сигнала,тельность оляемая времи переходныме того, нУровень остзначению ус еля является овления уровяющей полезно ительная длипомех,опредежки в линии м в ней. Кро" ах высокий мех, равный еднарительным ом усилит я восстанй составлт.е. значтаточныхнем задер процессо беих схем точных по ленной пр Изобретение относится к выч тельной технике и, в частности, к технике считывания сигналов в двухпроводниковых устройствах типа 2,5Известны усилители считывания, носпроизводящие полезный сигнал на фоне ср - помех и помех типа пьедестал в двухпроводном ОЗУ системы 2,5 О 1.Наиболее близким по технической сущности к предлагаемому является усилитель воспроизведения, который содержит предварительный каскад усилия, фильтр подавления помехи пьедестал в виде дифференцирующей мостовой схемы с короткозамк-. нутой.линией задержки, включенной в одно из е плеч, и оконечныеференциального усилитекаскадом помехи пьедестал,бует большого динамического диазона последующих каскадов усилии защиты их от импульсных перегрузок.Цель изобретения - увбыстродействия усилителя,Поставленная цель достигаетсятем, что в усилителе считывания,содержащем фильтр подавления помехи пьедестал и дефференциальныйкаскад, фильтр подавления помехипьедестал содержит дна конденсатора и два управляемых резистора,15 причем одна обкладка первого конденсатора соединена с одним входомдифференциального каскада и однимконцом первого управляемого резистора, другой конец которого под 20 ключен к первому входу усилителя;другая обкладка первого конденсато.ра соединена с первой обкладкойвторого конденсатора и подключенако второму входу усилителя; втораяобкладка второго конденсатора соединена со вторым концом дифференци-ального каскада и одним концом второго управляемого резистора, другойконец которого подключен к третьемуЗО входу усилителя.В качестве резкстора цепи приме- няют полевой транзистор, который при маломнапряжении (в данном случае напряжении помехи пьедестал) ведет себя как переменное омическое сопротивление, зависящее от напряжения на затворе. Диапазон его изменения может быть от несколько десятков Ом до несколько десятков МОм (минимальное сопротивление достигается при напряжении на затворе, равном О В) . Это справедливо и в случае изменения полярности помехи, прикладываемой к электродам транзистора фсток-исток в силу того, что его выходная характеристика, в отличие от биполярного транзистора, при заданном напряжении на затворе начинается иэ нуля и имеет свойство зеркальной симметрии. Таким образом, при соответствующем выборе типа полевого транзистора, режима его управления и значений емкости конденсаторов интегрирующих цепей обеспечивается режим работы фильтра, при котором помеха пьедестал фактически полностью компенсируется на всей ее длительности, а полезный сигнал, благодаря сильному его интегрированию выделяется практически беэ искажения.На чертеже показан усилитель считывания.Он состоит из фильтра 1, который включает в себя рабочую интегрирующую цепь 2 с транзистором 3 и конденсатором 4 и компенсационную интегрирующую цепь 5 с транзистором 6 и конденсатором 7, а также дифференциального каскада 8, к которому подключены балансные выходы 9 и 10 интегрирующих цепей, образованные их противофазным включением.Усилитель считывания работает следующим образом.Входной сигнал, представляющий смесь помехи пьедестал и полезного сигнала, от цепи 11 съема накопителя, заканчивающейся разветвляющим трансформатором, поступает на входы интегрирующих цепей 2 и 5. Помеха пьедестал, поступая ранее полезного сигнала, проходит по обеим интегрирующим цепочкам фактически без искажений, так как их постоянные времени при открытых транзисторах 3 и б по длительности меньше фронта нарастания помехи и полезно-, го сигнала. При равных постоянных времени цепей 2 и 5 напряжения на конденсаторах 4 и 7 одинаковые, а следовательно, на балансных выходах 9 и 10 интегрирующих цепей помеха пьедестал отсутствует.Выделение полезного сигнала происходит следующим образом.Перед появлением сигнала на затворе транзистора б компенсационной интегрирующей цепи 5.подается управляющий импульс 12, закрывающийканал транзистора, в результате постоянная времени цепи возрастаетна несколько порядков из-за увеличения значения резистора Я и полезный сигнал будет сильно интегрирован.За время действия полезного сигнала помеха пьедестал сохраняетсвое значение, так как конденсатор7 не успевает разрядиться при возроСшей постоянной времени. Вместес тем полезный сигнал в рабочей интегрирующей цепочке 2 выделяетсяна конденсаторе 4 и поступает навход дифференциального каскада 8.Переходные процессы при переключе- :нии полевого транзистора б фактически отсутствуют, так какк моментуподачи управляющего импульса .12 наего затвор ток через транзисторпрактически отсутствует, поскольку 20 конденсатор 7 заряжен до напряженияпомехи.В качестве полевых транзисторовинтегрирующих цепей 2 и 5 применяют транзисторы типа 2 П 302 Б (В), 5 обеспечивающие минимальные значениясопротивления канала во включенномсостоянии (порядка 100 Ом) и времявключения и выключения, а также линейность выходной характеристики в.диапазоне изменения напряжений помехпьедестал (до Ф 0,5 вольт) .Применение предлагаемого усилителя считывания в ОЗУ системы 2,5 О2 Х позволяет получить выигрыш в егобыстродействии примерно на 30-40,так как время успокоения остаточныхпомех сократится более, чем на времяпереключения сердечника. В этом случае система ОЗУ 2,5 П 2 И болеетехнологичная и дешевая в изготовле нии по сравнению с системой 2,5 В3 И, по быстродействию приближаетсяк последней. Кроме того, в некоторойстепени упрощается структура усилителя считывания, что также удешевляет его.45формула изобретениящ Усилитель считывания, содержащий,фильтр подавления помехи пьедесталфи дифференциальный каскад, о т л ич а ю щ и й с ятем, что, с цельюповышения быстродействия усилителя,фильтр подавления помехи пьедестал содержит два конденсатора идва управляемых резистора, причемодна обкладка первого конденсаторасоединена с одним входом дифферен циального каскада и одним концом пер вого управляемого резистора, другойконец которого подключен к первомувходу усилителя, другая обкладкапервого конденсатора соединена с первой обкладкой второго конденсатора 65 и подключена ко входу усилителя,834765 Составитель В, ГордоТехред Ж. Еастелеви вова Корректор М, Кост Редакто фил каз 4110/7 илиал ППП Патент, г. Уигород, уд. Проектная вторая обкладка второго. конденсаторасоединена со вторым входом дифференциального каскада н одним концомвторого управляемого резистора,другой конец которого подключен к третьему входу усилителя. 9 Тираж 645ВНИИПИ Государственпо делам изобре 113035, Москва, Ж, Ра Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРВ 377872, кл. С 11 С 7/Об, 19742. Авторское свидетельство СССР9 364024, кл. 6 11 С 7/02, 1974