Устройство цикловой синхронизации

фзакййЪ тай; у Союз Советских Социалистических Республик(51) Ч 1, зН 04 1. 7/04 с присоединением заявки Ме - (23) Приоритет -(43) Опубликовано 07,01.81, Бюллетень Ъа 1 45) Дата опубликования описания 07,01.81 Гасударстеенныи комитет СССР па делам изобретений1Изобретенис относится к технике связи, может использоваться в системах передачи данных.По основному авт. св, М 566379 известно устройство цикловой синхронизации, содержащее последовательно соединенные ключ, к первому входу которого подключен первый вход блока сравнения, ко второму входу ключа - первый выход регистра сдвига и третьему входу ключа - выход счетчика числа совпадений, к четвертому входу ключа - выход псрвого элемента И, регистр сдвига, дешифратор и первый элемент И, ко второму входу которого подключсн выход триггера, к первому входу которого подключен выход первого элемента И, а ко второму входу триггера через счетчик числа совпадений выход блока сравнения, ко второму входу которого подключен первый выход регистра сдвига, а также второй элемент И, декодср и блок памяти состояния декодера, при этом выход декодера подключен через блок памяти состояния декодера к первому входу второго элемента И, ко второму входу которого подключен выход первого элемента И, а вход декодера подключен к первому входу блока сравнения 111Однако данное устройство имеет невысокую точность цикловой синхронизации. Пыжов, В. С, ПуденковВасилевский Цель изобретения - повышение точности цикловой синхронизации.Для этого в устройство цикловой синхронизации, содержащее последовательно соединенные ключ, к первому входу которого подключен первьш вход блока сравнения. ко второму входу ключа - первый выход регистра сдвига, к третьему входу ключа - выход счетчика числа совпадений, к четвертому входу ключа - выход первого элемента И, регистр сдвига, дешифратор и первый элемент И, ко второму входу которого подключен выход триггера, к первому входу которого подключен выход первого элемента И, а ко второму входу триггера подключен через счетчик числа совпадений выход блока сравнения, ко второму входу которого подключен первый выход регистра сдвига, а так же второй элемент И, декодер и блок памяти состояния декодера, при этом выход декодера подключен через блок памяти состояния декодера к первому входу второо элемента И, ко второму входу которого подключен выход первого элемента 11, а вход декодсра подключен к первому входу блока сравнения, введены последователь но соединенные элемент задержки, элемент ИЛИ, дополнительный триггер и до- О полнитсльный элемент И, при этом к дру794757 45 50 55 60 гому входу триггера подключен выход декодера, а к другим входам элемента задержки и дополнительного элемента Иподкгпочсн выход второго элемента И, причем на другой вход элемента ИЛИ подансигнал начальная установка.На чертеже изображена структурнаяэлектрическая схема предложенного усгройства.Устройство цикловой синхронизациисодержит ключ 1, блок 2 сравнения, рсгистр 3 сдвига, счетчик 4 числа совпадений, элементы И 5 - 7, дешифратор 8, триггеры 9 и 10, декодер 11, блок 12 памяти,элемент 13 задержки и элемент ИЛИ 14.Предложенное устройство работастследующим образом,Информация, принимаемая из каналасвязи, поступает на блок 2 и через ключ 1на регистр 3. Количество поразрядныхсовпадений эталонной и принимаемой комбинации подсчитывается счетчиком 4.В случае неудовлетворения хотя быодной проверки счетчик 4 автоматическисбрасывается до нуля, и анализ начинается сначала. При наличии подряд К-кратного совпадения счетчик 4 переводиг регистр 3 через ключ 1 на автономную работузамыкания обратную связь регистра 3 иодновременно отключается поступлениевходной информационной последовательности на регистр 3.Выдсленис фазирующего сигнала дсшифратором 8 происходит при формировании па регистре 3 комбинации окончания фазового пуска, Фазирующий сигнал сдешифратора 8 через элемент И 5 при наличии сигнала с триггера 9, который взводится счетчиком 4, поступаст на ключ 1,размыкая обратную связь регистра 3 иподключая на вход регистра 3 входнуюинформацию, а также сбрасывает триггер 9 в исходное состояние. Фазнрующийсигнал с выхода элемента 1 Л 5 поступаетна вход элемента И 6.Информация с входа устройства поступает также на декодер 11, Так как припередаче информации синхроцизирующаяпоследовательность не кодируется, то паприеме декодер 11 при выделении истинной синхронизирующей последовательности всегда выдает сигнал с неправильнопринятой кодовой комбинации, который через блок 12 выдаст разрешение элементу И 6 на прохождение фазирующего сигнала на вход элемента И 7. Если фазирующая последовательность была выделена из информационной, то на выходе декодера 11 выделится сигнал правильнопринятой кодовой комбинации (прохождение по коду, так как ца передаче кодовыекомбинации кодируются), который через 5 10 15 О 25 30 35 40 4блок 12 запрсщаст элементу И 6 прохождение выделенного фазирующсго сигнала, чем исключает сс выделение из передаваемой информации.При наличии высокого уровня помех в канале связи значительное количество информационных кодовых комбинаций будет искакено и воспримется декодером 11 как неправильно принятые кодовые комбинации, вследствие чего блок 12 будет выдавать сигнал разрешения элементу И 6 с каждой искаженно принятой кодовой комбинацией для прохождения ложного фазирующего сигнала на вход элемента И 7.Триггер 10 запрещает прохождение ложного фазируюгцего сигнала через элемент И 7 при наличии хотя бы одной правильно принятой кодовой комбинации (что свидетельствует о наличии синхронизации по циклам между приемным и передающим устройствами).Начальная установка триггера 10 осу ществляется через элемент ИЛИ 14, фазирующий сигнал проходит через элемент И 7 на выход устройства, так как с триггера 10 поступает сигнал разрешения. После вхождения в синхроцизм триггер 10 следит за состоянием декодера 11, сели принимается неискаженная информационная кодовая комбинация, то сигнал с декодера 11 устанавливает триггер 10 в такое состояние, при котором запрещается прохождение фазирующего сигнала через элемент И 7,При использовании предложенного устройства значительно уменьшается ве,оятность ложного фазирования, В результате повышается точность цикловой синхронизации за счет устрансния сбоев от случайного выделения синхронизируюцей последовательности из информационной. Формула изобретения Устройство цикловой синхронизации по авт. св.566379, о т л и ч а ю щ е е с я тем, что, с целью повышения точности ццкловой синхронизации, введены последовательно соединенные элемент задержки, элемент ИЛИ, дополнительный триггер и дополнительный элемент И, при этом к другому входу триггера подключен выход декодера, а к другим входам элемента задержки и дополнительного элемента И подключен выход второго элемента И, причем на дру гой вход элемента ИЛИ подан сигнал начальная установка. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР566379, кл, Н 041. 7/04, 1975.794757 Составитель Т, Маркина Техред И. Пенчко Корректор О. Торина Редактор Г, Петрова Заказ 1066 Изд. М 100 Тираж 712ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Подписное Загорская типография Упрполиграфиздата Мособлисполкома