Устройство для исправления пакетовошибок

Союз Советских Социалистических Республик) М. КлН 04 1. 1/16 Государственный комитет СССР по делам изобретений(088.8) и открытии 45) Дата опубликования описания 07.01.81 2) Авторы изобретеш В. В. Насыпный и С. А, Осмоловский Заявитель 4) УСТРОЙСТВО Д Изобретение относится. к технике связи и может использоваться при построении систем передачи данных,Известно устройство для исправления пакетов ошибок, содержащее на передающей стороне блок согласования, стохастический преобразователь и датчик прове рочных комбинаций первой ступени, а на приемной стороне последовательно соединенные блок согласования, стохастический преобразователь, накопитель и первый блок элементов И, причем разрядные входы накопителя соединены с выходами вто рого блока элементов И 11).Однако такое устройство имеет нсвысокую точность исправления.Цель изобретения - повышение точности исправления пакстов ошибок.Для этого в устройство для исправления пакетов ошибок, содержащее ва передающей стороне блок согласования, стохастический преобразователь и датчик проверочных комбинаций первой ступени, а на приемной стороне последовательно сое диненные блок согласования, стохастический преобразователь, накопитель и первый блок элементов И, причем разрядные входы накопителя соединены с выходами второго блока элементов И, на передающей стороне ввсден формирователь проверочИСПРАВЛЕНИЯ ПАКЕТОШИБОК нык комбинаций второй ступени, причем выход блока согласования подключен к входам стокастического преобразователя непосредственно и через послсдовательно 5 соединенные формирователь проверочныхкомбинаций второй ступени и датчик проверочных комбинаций, а на приемной стороне введены регистр выборки подблоков и последовательно соединенные формиро.1 О ватель эталонной последовательности, анализатор и блок исправления подблоков, причем выкоды первого блока элементов И подключены к входам формирователя эталонной последовательности, а другой вы код анализатора через регистр выборкиподблоков подключен к другим вкодам первого и второго блоков элементов И, другие разрядные выходы накопителя подключены к другим входам блока исправления подблоков, формирователь эталоннойпоследовательности состоит из регистра стираний и рсгпстра выборки эталона, вы коды которых подключены к входам блока элементов И, вкоды и выкоды регистра 25 стираний и регистра выборки эталона ивыкоды блока элементов И являются соответственно вкодамп и выкодами формирователя эталонной последовательности, а анализатор состоит из последовательно созо единсныых регистра проверочной комбина.5 10 15 20 25 30 25 40 45 50 55 50 б 5 ции, блока сравнения, блока управления, первого ключа и регистра сравнения, а также второго ключа, входы которого соединены соответственно со вторыми выходами регистра проверочных комбинаций и блока управления; вход которого соединен с другим входом первого ключа, а выход регистра сравнения подключен к другому входу блока сравнения, другие вход и выход регистра сравнения, вход регистра проверочных комбинаций, а также третий и четвертый выходы блока управления и выход второго ключа являются соответственно входами и выходами анализатора.На фиг. 1 и 2 дана структурная электрическая схема предлагаемого устройства.Устройство содержит на передающейстороне блок 1 согласования, стохастический преобразователь 2, датчик 3 проверочных комбинаций первой стунени, формирователь 4 проверочных комбинаций второй ступени, а на приемной стороне блок 5 согласования, стохастический преобразователь 6, накопитель 7, блоки 8 и 9 элементов И, регистр 10 выборки подблоков, формирователь 11 эталонной последовательности, анализатор 12, блок 13 исправления подблоков.Формирователь 11 эталонной последовательности состоит из регистра 14 стираний, регистра 15 выборки эталона, блока 16 элементов И, Анализатор 12 состоит из регистра 17 проверочной комбинации, блока 18 сравнения, блока 19 управления, ключей 20 и 21 и регистра 22 сравнения.Блок 13 состоит из регистра 23 провероч ного символа кода второп ступени, накопителя 24 и декодера 25.Устройство работает следующим образом.Поступающий на блок 1 кодовый блок длиной Х символов разбивается на Й; подблоков по /г, символов в каждом, которые затем выдаются в формироьатель 4, где получают избыточные символы кода второй ступени в виде подблоков длиной символов в количестве г и записывают их в формирователь 4, представляющий собой кольцевой регистр сдвига. Информационная последовательность подблокам н длиной /г, символов поступает в стохастический преобразователь 2, В это жс время в датчик 3 из формирователя 4 поступают г, символов проверочной комбинации, являющейся частью проверочного символа кода второй ступени.После стохастического преобразования полученного полблока первой ступени, состоящего пз а, символов, из которых /г, информационных, а (г, - л, - /г,) проверочных, производится его передача в канал связи, В это время в стохастический пре. образователь 2 поступает следующий ин формационный подблок длиной /г, символов, а в датчик 3 выдается из формирователя 4 следующая часть проверочного симгола кола второй ступени длиной г, символов и т. д.Таким образом, в канал связи будут переланы /г, подблоков кода первой ступени, каждый из которых содержит /г, информационных и г, проверочных символов, причем каждая проверочная комбинация часть проверочного символа кода второй ступени - повторяется при передаче через г; подблоков / раз.На приемной стороне после обратного сто хастического преобразования каждый принятый подблок длиной п записывается в накопитель 7, После заполнения накопитсля 7 (приема /г подблоков) блок 18 записывает сигнал 1 в регистр 10, представляющий собой г-разрядный регистр сдвига, Сигнал из первого разряда регистра 10 подастся на соответствующие входы блока 9 элсментов И, к входам которых подключены выходы накопителя 7, что обеспечивает запись в регистр 14 из накопителя 7 1 подблоков, имевших на псредаче одинаковые проверочные комбинации - одинаковыс части олного из проверочных символов кода второй ступени.В исходном состоянии в первый разряд регистра 10, выполненного в виде кольцевого регистра сдвига, записана 1. После заполнения регистра 14 по сигналу с регистра 10, поданному на первый вход блока 16 элементов И, ко вторым входам которых подключены выходы регистра 14, в регистр 17 записываются проверочныесимволы первого подблока, а в регистр 22 начинают поочередно по сигналам ог блока 19 поступать подблоки из регистра 14.В блоке 18 производится сравнение проверочных комбинаций каждого из полблоков, поочередно записываемых в регистр 22, с.проверочной комбинацией, записанной в регистр 17, в данном случае первого пол блока. Из регистра 22 подблоки снова поступают в регистр 14.При совпадении значений проверочныхкомбинаций подолоков с записанной в регистр 17, блока 18 - в блок 19 будет выла но / сигналов верно, что означает, что в регистр 17 записано значение, которое будет принято за эталон, Блок 19 управле ния останавливает опеоацию сравнения и серией продвигающих импульсов возвращает регистр 14 в исходное состояние. После этого по сигналам от блока 19 проверочные комбинации 1 полблоков из регисчра 14 сравниваются с эталоном, записанным в регистр 17 при несовпадении срав пиваемых комбинаций, сигналом ошибка, подаваемым из блока 18 через ключ 21, на второй вход которого подано отпирающее напряжение из блока 19, происходит стирание подблока, находящегося в регистре 22.После сравнения всех подблоков ре794756 5гистр 14 будет заполнен подблоками, при. нятыми верно (с необнаруженной ошибкой), и сигналами стирания на месте иска. женных подблоков. Сигналом от блока 19 информационные комбинации подблоков, принятые верно, и сигналы стирания записываются в накопитель 7 на места, определяемые блоком 8 элементов И, со вторыми входами которых соединены выходы регистра 10, в первом разряде которого записана 1, Комбинация из регистра 17 через ключ 20, на второй вход которого подан отпирающий сигнал от блока 19, зано. сится в регистр 23, после заполнения которого записанная в нем комбинация, т. е. проверочный символ кода второй ступени, состоящий из нескольких частей - проверочных комбинаций подблоков первой ступени, будет выдана в накопитель 24, Блок 19 вырабатывает сигнал, по которому 1 регистра 10 переписывается в сле. дующий разряд и в регистр 14 через блок 9 элементов И поступают следующие 1 подблоков, имевшие на передаче одина ковые проверочные комбинации и т. д.В случае, ссли при сравнении проверочных комбинаций 1 подблоков кода первой ступени, записанных в регистр 14 с ком бинацией, находящейся в регистре 17, из блока 18 в блок 19 не поступит 1 сигналов верно, то от блока 19 1 будет переписана в следующий разряд регистра 15, и в регистр 17 будет выдана проверочная комбинация следующего подблока нз регистра 14, Если же в 1 подблоках, записанных в регистр 14, не окажется одинаковых проверочных комбинаций, т, е, при выполнении 1 циклов операций сравнения в блок 19 не поступило сигналов верно, то по сигналам от блока 19 содержимое регистра 14 и регистра 23 стирается и на соответствующие места нако. пителей 7 и 24 будут записаны сигналы стирание. После заполнения накопителей 7 и 24 блок 19 переписывает проверочные и информационные символы кода второй ступени, а также сигналы стирание в декодер 25, где производится исправле ние стираний.В предлагаемом устройстве повышается точность исправления. 6согласования, стохастический преобразователь, накопитель и первый блок элементов И, причем разрядные входы накопителя соединены с выходами второго блока элементов И, отл ичающееся тем, что, с целью повышения точности исправления пакетов ошибок, на передающей стороне введен формирователь проверочных комбинаций второй ступени, выход блока согла.10 сования подключен к входам стохастического преобразователя непосредственно и через последовательно соединенные формирователь проверочных комбинаций второй ступени н датчик проверочных комбинаций, а на приемной стороне введены регистр выборки подблоков и последовательно соединенные формирователь эталонной последовательности, анализатор и блок исправления подблоков, выходы первого блока эле ментов И подключены к входам формирователя эталонной последовательности, а другой выход анализатора через регистр выборки подблоков подключен к другим входам первого и второго блоков элемен тов И, другие разрядные выходы накопителя подключены к другим входам блока исправления подблоков.2. Устроиство по п. 1, о т л и ч а ю щ е ес я тем, что формирователь эталонной по следовательности состоит из регистра стираний и регистра выборки эталона, выходы которых подключены к входам блока элементов И, входы и выходы регистра сти.раний и регистра выборки эталона и выхоз 5 ды блока элементов И являются соответственно входами и выходами формирователя эталонной последовательности,3. Устройство по п, 1, отличающееся тем, что анализатор состоит из после, доватсльно соединенных регистра проверочной комбинации, блока сравнения, блока управления, первого ключа и регистра сравнения, а также второго ключа, входы которого соединены соответственно со вторыми выходами регистра проверочных ком бинаций и блока управления, вход которо го соединен с другим входом первого ключа, а выход регистра сравнения подключен к другому входу блока сравнения, другис 50 вход и выход регистра сравнения, вход регистра проверочных комбинаций, а также третий и четвертый выходы блока управления и выход второго ключа являются со55 Формула изобретения 1, Устройство для исправления пакетов ошибок, содержащее на передающей сто. роне блок согласования, стохастический преобразователь и датчик проверочных комбинаций первой ступени, а на приемной стороне последовательно соединенные блок ответственно входами и выходами анализатора. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРпо заявке М 2461681/18-09, кл. Н 04 1.1/10, 197 (прототип).794756 Состав 1 тель Г. Савватииский Текред И. Пенчко Изд. Ъо 100 Тираж 712 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, )К, Раушская наб., д, 4/5Редактор Г. Петрова Коррскто) О. Тюрина Заказ 10 бб Подписное Загорская типография Уг 1 рполиграфнздата Мособлисполкома