Устройство для фазового пуска

Союз Советских ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕНЬСХВУ(23) Пр нор ит (43) Опублик (45) Дата опу ано 07,01.81, Бюллстсп па делам изобретенн и открытий(72) Авторизобретен 1) Заявитель 4) УСТРОЙСТВО ДЛЯ ФАЗОВОГО ПУСКА.1 11.-элсктсис- нфорповышен и сигнала ф к условиям Для этогоска содерж строиство для ф е счетчик ошибок ового реИзобретение относится к технике росвязи и может использоваться в мах передачи и приема дискретной и мации.По основному авт. св.510798 известно устройство для фазового пуска, содержащее счетчик ошибок и регистр сдвига с сумматором в цепи обратной связи, причем выходы регистра сдвига через селекторы подключены к входам блока управления, Между выходом счетчика ошибок и соответствующим входом блока управления включен блок последовательной регистрации, к другому входу которого подключен выход одного из селекторов через последовательно соединенные дополнительные ключ, блок логического сложения и распределитель 111.Однако известное устройство имеет низкую помехоустойчивость вследствие необходимости приема всех составляющих сигнала фазового пуска, что ведет к суммированию вероятностей неприема всех соста вляющих,Цель изобретения - е помехоустойчивости приема азового пуска путем адаптации прие 2гистр сдвига с сумматором в цепи обрат.- ной связи, причем выходы регистра сдвига через селекторы подключены к входам блока управления, а между выходом счет- Б чика ошибок и соответствующим входомблока управления включен блок последовательной регистрации, к другому входу которого подключен выход одного из селекторов через последовательно соединен 1 О ные дополнительные ключ, блок логического сложения и распределитель, введен адаптивный логический блок, выходы которого подключены к соответствующим входам блока последовательной регистрации, два дополнительных выхода которого подключены к первому и второму входам адаптивного логического блокак остальным входам которого подключены разряд ные входы счетчика ошибок.На чертеже изображена структурнаяэлектрическая схема устройства для фазового пуска.Устройство состоит из регистра 1 памяти, ключа 2, сумматора 3, регистра 4 сдвн.25 га, сумматора 5, селекторов 6 и 7, ключа 8,счетчика 9 о 1 пибок, блока 10 последовательной регистрации, ключа 11, блока 12 логического сложения, распределитсля 13, адаптивного логического блока 14 и блоз 0 ка 15 управления.1 О 15 20 25 30 4 О 3Устройство работает следующим образом.В дежурном режиме импульсы из канала связи поступают в регистр 1.Стробирующие импульсы вырабатываются блоком 15, обеспечивающим временное согласование работы отдельных элементов схемы устройства. В промежутках между двумя стробцрующцми импульсами дроизводится сравнение анализируемой информации, хранящейся в данный момент в регистре 1, с образцом первой составляю 1 цей фазирующего сигнала, генерируемого регистром 4 с сумматором 5 в пепи обратной связи. Ключи 2 и 8 при этом замкнуты. Сравнение обеспечивается сумматором 3, Если в результате произведенного сравнения счетчик 9 оказывается переполненным, то с приходом следующего стробирующего импульса устройство вновь работает в дежурном режиме. Емкость счетчика ошибок равна потенциально возможному количеству корректируем ых ошибок. Если счетчик 9 оказывается незаполненным, то устройство переходит в следующий режим. При этом тактовое питание регистров 1 и 4 осуществляется стробируюгцими импульсами, ключ 2 разомкнут, а ключ 8 замкнут. Импульсы из канала поступают в сумматор 3, а регистр 4 ецирирует образцы второй и последующих составляющих фазирующего сигнала. Селектор 6 вырабатывает сигналы об окончании формирования образцов второй и последующих составляющих фазирующего сцгцала, которые поступают в блок 10. Регистрация составляющих в этом блоке происходит на основании сигналов, поступающих, как со счетчика 9, так и с адаптивного блока 14. Особенностью устройства является то, что режим регистрации отдельных составляющих, обеспечиваемый блоком последовательной регистрации в прототипе, и адаптивный режим, обеспечиваемый адаптивным логическим блоком совместно с блоком 10, существуют одновременно и в ситуациях, когда анализ состояния счетчика 9 не дает оснований для изменения числа регистрируемых составляющих, регистрация составляющих осушествляется по режиму прототипа, а в других случаях адаптивный блок 14 меняет алгоритм регистрации, регистрируя или только первую составляющую, или первую и вторую, илц первую и третью.Логика алгоритма регистрации, зада. ваемая адаптивным логическим блоком,4определяется расчетным путем для каждой конкретной реализации, поскольку численныс значения вероятности правильного приема и вероятности ложного набора за. висят от разрядности используемых кодов, максимального периода, их корректируюгцей способности, вероятности ошибок элементарного сигнала и числа составляющих сигнала фазового пуска,В известном устройстве алгоритм регистрации составляющих остается одним и тем же независимо от состояния канала или то же самое, от состояния счетчика ошибок, от того регистрировались в нем ошибки или нет. Блок 10 регистрирует сотавляющие последовательно одну за другой, и если хоть одна из составляюших не будет зарегистрирована, пусковой сигнал не формируется, а устройство переводится в исходное состояние,В данном устройстве адаптивный логический блок на основании поочередного анализа состояний счетчика ошибок дает текущую оценку качества канала при приеме каждой из составляющих и на основании этой оценки меняет алгоритм регистрации отдельных составляющих сигнала фазового пуска в блоке последовательной регистрации, в одних случаях достагочцым является регистрация только первой составляющей, в других - первой и второй, первой и третьей и т. д.Таким образом, введение адаптивного логического блока повышает помехоустойчивость приема сигнала фазового пуска, особенно по каналам связи, для которых характерны мультипликативныс помехи,Формула изобретения Устройство для фазового пуска по а вт. с в.510798, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, введен адаптивный логический блок, выходы которого подключены к соответствуюшим входам блока последовательной регистрации, два дополнительных выхода которого подключены к первому и второму входам адаптивного логического блока, к остальным входам которого подключены разрядные выходы счетчика ошибок,Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР510798, кл. Н 04 1. 7/1 О, 1973 (прототип).794758 Составитель А, Панов Техред И. Пенчко Корректор О. Торина Редактор Г. Петрова Заказ 1066 Изд.100 Тираж 712 ВНИИПИ Государственного комитета СССР по делам изобретений н открытий 113035, Москва, Ж, Раушская наб д. 4/5Подписное Загорская типография Упрполиграфиздата Мособлисполкома