Устройство для вывода информации

Союз Советскик Социапистическив Республик(22) Заявлено 05.01. 78 (21) 2567126/18 - 24с присоединением заявки Мо(1)М ( 3 6 063/04 Государственный комитет СССР по делам изобретений н открытий.11 (088.8) Дата опубликования описания 25,0;.804(72Авторы изобретения Д. И, Вигдоров и И, П. Сколецкий Азербайджанский институт нефти и химии им. М. Азизбекова(54) УСтРОЙстВО дЛя ВЫВОДА ИНФОРМАЦИИ Изобретение относится к вычислительной технике и может быть использовано для вывода информации на экран электроннолучевой трубкиИзвестно устройство для вывода информации, содержащее блок памяти,подключенный к блоку управления, соединенному с кольцевым регистром, подключенным через дешифратор к блокупамяти 1,Недостатком известного устройстваявляется невысокое быстродействие.Наиболее близким по техническойсущности к изобретению является устройство, содержащее первые элементы Ипервые входы которых подключены кинформационным входам устройства, авторые входы - к его первому управляющему входу, выходы первых элементов И соедиены с первыми входами первого регистра, выходы которого подключены к первым входам блока памяти,вторые входы которого соединены с выходами дешифратора, подключенного ко 25второму регистру, соединенному с первыми выходами блока управления, второй выход которого подключен к блоку памяти, выходы которого соединеныс первыми входами вторых элементов И,ЗО первый вход блока управления подключен ко второму управляющему входу устройства 21Недостатком данного устройства является невысокая надежность,Цель изобретения - повышение надежности устройства. Это достигается тем, что в устройство, содержащее первые элементы И, первые входы которых подключены к информационным входам устройства, а вторые входы - к его первому управляющему входу, выходы первых элементов И соединены с первыми входами первого регистра, выходы которого подключены к первым входам блока памяти, вторые входы которого соединены с выходами дешифратора, подключенного ко второму регистру, соединенному с первыми выходами блока управления, второй выход которого подключен к блоку памяти, выходы которого соединены с первыми входами вторых элементов И, первый вход блока управления подключен ко второму управляющему входу устройства, введены счетчик, сдвигающий регистр и элемент задержки, вход которого подключен ко второму управляющему входу устройства, а выходко вторым входам первого регистра,вход счетчика соединен с третьим управляющим входом устройства и тактовыми входами триггеров сдвигающегорегистра, установочные входы которых. кроме первого пОдключенык Выходам вторых элементов И, вторые входы "которых соединены с выходомсчетчика, подключенным ко второму входублока управления, при этом информационный вход первого триггера и выходпоследнего триггера сдвигающего регистра подключены, соответственно, кшине нулевого потенциала и выходу устройства.Сущность изобретения поясняетсячертежом, на котором приведена структурная схема устройства,Устройство содержит блок 1 памяти, первые элементы И 2, первый регистр 3, вторые элементы И 4, второйрегистр 5, элемент б задержки, счетчик 7, дешифратор 8, кольцевой регистр 9, блок 10 управления.Позицией 11 обозначены информационные входы устройства, позициями12, 13 и 14 - его управляющие входы,а позицией 15 - выход устройства.Устройство работает следующим образом.В исхОДном состоянии блОк 1 памяти и оба регистра 3 и 5 обнулены, асчетчик 7 подготовлен к Формированиювыходного импульса переполнения.Блок 1 памяти подготовлен к приему первого (и+1)-ого разрядного позиционного кода строки (ПКС) из регистра 3 по синхроимпульсу записи,поступающему на вход 13 устройства,Первый же ПКС, поступающий на инФормационные входы 11 от генераторасимволов (на чертеже не показан) истробируемый по входу 12 синхроимпульОсом совмещения, заносится через элементы И 2 в регистр 3, где хранитсядо поступления с выхода счетчика 7импульса сброса,45Если в регистр 3 ло его сброса поступит второй ПКС., то он логически сложится с первым, Например, если первый ПКС был 1011001, а второй 0010010, то после совмещения в регистО ре 3 будет находиться код 1011011.Наложение последующих кодов происходит аналогично, пока на вход 13 не поступит синхроимпульс записи, по которому произойдет занесение накопленной в регистре 3 информации в первую ячейку блока 1 памяти. Этот ке импульс через интервал времени, обусловленный элементом б задержки, осуществляет сброс регистра 3, подготавливая его к приему нового ПКС.Второй код, накопленный в регистре 3, заносится во вторую ячейку блока 1 памяти по второму синхроимпульсу записи, третий - по третьему и т.д. б 5 После занесения первого ПКС асинхронно с занесением последующих ПКС возможно считывание их из устройства. Следовательно, первый же синхроимпульс модулятора, поступающий ко вхОЛУ 14 на счетчик 7, установит его в нулеьсе состояние и сформирует на аго выходе сигнал чтения, который Через элементы И 4 осуществит занесе) ние в (и+1) старших разрядов регист- ра 5 первого ПКС, хранящегося в блоке 1 памяти, Этот же импульс, задержанный в блоке 10 управления, подготавливает к считыванию из блока 1 памяти второго хранящегося там кода.Второй синхроимпульс модулятора, поступая на тактовые входы триггеров регистра 5, осуществляет сдвиг содержимого на один разряд в сторону младших разрядов, в то время как в старший разряд этого регистра занесется "ноль". Очередные синхроимпульсы модулятора будут осуществлять дальнейший сдвиг информации на выход 15 устройства.Следует отметить, что первый синхроимпульс модулятора осуществит слвиг в регистре 5 нулевой информации, так как импульс переполнения с выхода счетчика 7 поступит относительно него с задержкой, обусловленной временем срабатывания счетчика 7 и элементов И 4. Эта задержка не,цопустит потери информации всякий раз, когда счетчик 7 должен выдать импульс переполнения, Старший разряд слова, находящегося в регистре 5, должен при этом сдвинуться в триггер старшего разряда этого регистра.После выдачи на модулятор (и+1) разрядов первого ПКС счетчик 7 вновь окажется переполненным, ввиду того, что его модуль пересчета равен (и+1), и очередной синхроимпульс модулятора занесет в регистр 5 второй ПКС, хранящийся в устройстве 1, и т,д.Таким образом, поступающие от генератора символов коды после предварительной обработкч (совмещения) в регистре 3 записываются асинхронно по порядку в блок 1 памяти и в таком же порядке выдаются в регистр 5, считываясь с которого под действием синхроимпульсов, управляют засветкой луча ЭЛТ.Устройство можно использовать для генерирования символов любой разрядности, для этого необходимо выбрать нужную разрядность регистра 3 блока 1 памяти и коэффициент пересчета счетчика 7, а разрядность регистра 5 выбрать на единицу большей.Формула изобретенияУстройство для вывода информации,содержащее первые элементы И, первыевходы которых подключены к информа750470 аказ 4650/одписное НИИПИираж 7 ционным входам устройства, а вторые входы - к его первому управляющему входу, выходы первых элементов И соединены с первыми входами первого регистра, выходы которого подключены к первым входам блока памяти, вторые ходы которого соединены с выходами ещифратора,подключенного ко второму егистру, соединенному с первыми вы- Модами блока управления, второй выхоД которого подключен к блоку памяти, выходы которого соединены с первыми входами вторых элементов И, первый вход блока управления подключен ко второму управляющему входу устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, в него введены счетчик, сдвигающий регистр и элемент задержки, вход которого подключен ко второму управляющему входу устройства, а выход - ко вторым входам первого регистра, вход счетчика соединен с третьим управляющим входом устройства и тактовыми входами триггеров сдвигающего регистра, установочные входы которых, кроме первого подключены к выходам вто рых элементов И, вторые входы которых соединены с выходом счетчика,под.ключенным ко второму входу блока управления, при этом информационный вход первого триггера и выход последнего триггера сдвигающего регистра подключены, соответственно, к шине нулевого потенциала и выходу устройства,15 Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРР 488202, кл.б 06 Г 3/04, 1976.2. Комплекс АСВТ М, устройство СИД, документация д ВЗ,048.025 ЭЗ (прототип),илиал ППППатент,Ужгород, ул, Проектная,4