Устройство для сопряжения

. с присоединением заявки Государственный коинтет СССР оо деааи изобретений и открытиИ.П витель 54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИ Иэобртельнойной технно при прительныорганизоустройстскоростьустройстмассивы ютскоммумац тение .относится к вычисли- информационно-измерительке и может быть использовастроении информационно-измесистем, в которых требуется ать обмен информацией между ами, работающими с разнойнапример, измерительным ом, передающим нерегулярно анных, и ЦВМ. Известны устройства для сопряжения, содержащие буферный запоминающий блок, дешифратор, маркерный регистр, триг- " 5 гер, два элемента задержки, два вентиля, элемент ИЛИ-НЕ, формирователь.Устройства осуществляют одновременно запись информации в одну ячейку буферного запоминающегоблока и считывание из другой ячейки. Эти ячейки выделяются дешифратором 1) .Недостатками таких устройств являя большое количество, связей притации входных и выходных инфорионных шин устройства с запоминающими ячейками, сложность управляющей схемы устройства и большие аппаратурные затраты на нее, неоднородность в структуре устройства.Известно также устройство для сопряжения, содержащее памятьна М- разрядных сдвиговых регистрах и узел синхронизации, входы которого являются ссютветственно входом тактовых импульсов й входом чтения информации устройства выходы М-го разряда сдвиговых регистров памяти являются информационными выходами устройства 2)Недостатком этого устройства является его сложность.Целью изобретения является упрощение конструкции устройства.Поставленная цель достигается тем, что в устройство введены дополнительный М-разрядный сдвиговый регистр, М-элементов Ии М элементов ИМПЛИКАЦИЯ, причем первые разряды сдвиговых регистров памяти являются информационными входами устройства, первый разряд дополнительного сдвигового регистра является входом признака наличия информации, входы сдвига 1-го разряда сдвиговых регистров памяти и дополнительного сдвигового регистра подключены к выходу 1-го элемента И, первый вход которого соединен с входом тактовых импульсови низкий уровень на выходе соответствующего элемента 4, который запрещает прохождение тактовых импульсовчерез подсоединенный к ней элемент 5и запись ионой информации н выходнуюячейку. Когда следующий информационный код записывается в предпоследнююячейку, низкий уровень с выхода последнего элемента 4 запрещает записьв эту ячейку. Аналогичиым образомзаполняются все ячейки памяти 1.После считывания информации, которое может происходить в любой моментвремени, иэ выходной ячейки импульсйа входе 14 чтения информацйи устанавливает триггер 8 в единичное состояние.Первый пришедший после этого тактовый импульс фвзводит 1 триггер 7 нединичное состояние,что приводит к1 сбросу триггера 8 и появлениювысокого уровня на выходах всехэлементов 4. Следующий тактовый импульс сдвигает информацию в памяти 1на один шаг вправо и снова устанавливает триггер 7 в нулевое состояние.В выходной ячейке окаэынается сдеду ющий код, подлежащий считыванию, Поокончании считывания этого кода процедура сдвига информации н памяти 1повторяется, Сигналом переполненияпамяти 1 может служить низкий уровеньна выходе 15 в момент появления единицы на входе признака наличия информации. Средняя скорость занесениякодов в устройство не должна превышать средней скорости считывания, аколичество разрядов в сдвигающихрегистрах должно исключать возможность переполнения памяти 1.Таким образом, предлагаемое устройство обеспечивает одновременныйввод и вывод информации при болеепростой по сравнению с прототипомконструкции. Формула изобретения устройства, а второй вход - с прямым входом 4 - 1-го элемента ИМПЛИКАЦИЯ и выходом 1-го элемента ИМПЛИКАЦИЯ, инверсный вход которого соединен с выходом 1-го разряда дополнительного сдвигового регистра, прямой вход эле- мента ИМПЛИКАЦИЯ М-го разряда соединен с выходом узла синхронизации, выход М-го разряда дополнительного сдвигового регистра является выходом готовности устройства, выход переполнения которого соединен с выходом перного элемента ИМПЛИКАЦИЯ.На.чертеже показана структурная схема устройства, содержащая память 1, состоящую из сдвиговых регистров 2, дополнительный сднигоный регистр 3, элементы 4. ИМПЛИКАЦИЯ, элементы И 5 и узел б синхронизации, состоящий, например, из триггеров 7 и 8, информационные входы 9 и выходы 10 устройства, вход 11 признака наличия информации устройства и выход 12 готовности, вход 13 тактовых импульсов, вход 14 чтения информации.устройст ва и выход 15 переполнения.Одноименные разряды регистров 2 образуют запоминающую ячейку памяти 1; сдниговые регистры 2 являются информационными,а аналогичный по кОнструкции регистр 3 - служебным,1 н каком-либо разряде регистра 3 отмечает наличие информации в данной эапомйнающей ячейке, а 01 ф - отсутствие информации. Продвижение информации осуществляется слева направо.Элементы 4 анализируют возможность переписи содержимого одной ячейки памяти н последующую и управляют прохождением тактовых импульсов через элементы И 5 на входы продвижения разрядов сдвиговых регистров 2 Узел б синхронизации вывода информации выдает сигнал для сдвига информации в памяти 1 наодин шаг после считывания информции из выходной (крайней справа) ячейки.Устройство работает следующим образом.В исходном сОстоянии все разряды регистра 3 и триггеры 7.и 8 установлены н нулевое состояние (позитивная логика - низкий уровень напряжения соответствует О 7. Поступаю 5 щий двоичный код на информационные входы 9 устройства сопровождается11 на входе 11 признака наличия информации и всегда заносится в пер-вую ячейку слева по сигналу на входе 13 тактовых импульсов, Тактовые импульсы непрерывно подаются на вход 13 и занесенный код последова-. тельно через нсе ячейки продвигается в выходную ячейку. При этом в каждом такте сдвигается все содержимое памяти, Как только код достигает выходной ячейки, единица в служебном разряде устанавливает высокий уровень на выходе 12 готовности устройства Устройство для сопряжения, содержащее память на М-разрядных сдниговых регистрах и узел синхронизации, входы которого являются соответствен-, но входом тактовых импульсов и вхо- дом чтения информации устройства, выходы М"го разряда сдвиговых регис.тров памяти являются информационными выходами устройства о т л и ч а ю - щ е е с я тем, что, с целью упрощения конструкции .устройства, в него нведечы дополнительный М-разрядный сдвиговый регистр, М элементов И и М элементов ИМПЛИКАЦИЯ, причем первые разряды сдвиговых регистрон памяти являются информационными входами устройства, первый разряд дополнительного сдвигоного регистра является входом признака наличия информации, входы сдвига 1 -го разряда сдвиговых регистров памяти и дополнительного сднигового регистра подключены к.Волкова Техред М.Петко Корректор И. Григор едакт 7 Птета СССрытийя наб но/5 Филиал ППП Патент, г.ужгород, ул.Проектная,вйходу-го элемента И, первый вход которого соединен с входом тактовых импульсов устройства, а второй входс прямым входом- 1-го элемента ИМПЛИКАЦИЯ и выходоМ 1-го элемента ИМПЛИКАЦИЯ, инверсный вход которого 5 соединен с выходом 4-го разряда до,полнительного сдвигового регистра, прямой вход элемента ИМПЛИКАЦИЯ М-го разряда соединен с выходом узла син- ,хРоиизации, выход М-го РазРЯда ДОпол- ) Заказ 2925/42 Тираж 751 ЦНИИПИ Государственного ко по делам изобретений и о 113035, Москва, Ж, Раумснительного сдвигового регистра является выходом готовности устройтсва,выход переполнения которого соединенс выходом первого элемента .ИМПЛИКАЦИЯ.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРВ 488202, кл. 0 Об.Р 3/04, 1973,2. Авторское свидетельство СССРВ 401999, кл. О Об Р 13/02, 1971