Устройство синхронизации импульсных приемников
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(51) М. Кл.2Н 041. 7/ присоединением з ки М Гасударственные комите СССР ло делам изобретений и открытий23) Приоритет 43) Опубликовано 30,03.80, Бюллетень12 45) Дата опубликования описания 30.03.80 53) УДК 621,394,6(71) Заявител 4) УСТРОЙСТВО СИНХРОНИЗАЦИИ ИМПУЛЬСНЬ ПРИЕМНИКОВа 30 Изобретение относится к технике связи иможет использоваться для синхронизациии фазирования местных генераторов устройств оптимальной обработки сложных фазоманипулированных сигналов,5Известно устройство синхронизации импульсных приемников, содержащее последовательно соединенные сумматор входныхсигналов, пороговый блок, первый и второй блоки задержки, первый блок совпадения, третий блок задержки и блок динамической памяти, к продвигающим входам ко торого подключен выход первого блока задержки через дифференцирующий блок.Выходы блока динамической памяти подсоединены к соответствующим входам второго блока совпадения, выход которого через последовательно соединенные формирователь передних фронтов сигнала, первыйключ и делитель частоты подключен к входам четвертого блока задержки, формирователя выходных импульсов и формирователя стробов, выход которого через последовательно соединенные второй ключ, к другому входу которого подключен выход порогового блока, дискриминатор ошибок, интегратор и блок управления подключен кдругому входу делителя частоты. Выход генератора опорной частоты подсоединен куправляющему входу блока управления,выход четвертого блока задержки через формирователь двух полустробов - к другому входу дискриминатора ошибок 1.Однако известное устройство имеет длительное время вхождения в синхронизм.Цель изобретения - сокращение времени вхождения в синхронизм.Для этого в устройство синхронизации импульсных приемников, содержащее последовательно соединенные сумматор входных сигналов, пороговый блок, первый и второй блоки задержки, первый блок совпадения, третий блок задержки и блок динамической памяти, к продвигающим входам которого подключен выход первого блока задержки через дифференцирующий блок, а выходы блока динамической памяти подсоединены к соответствующим входам второго блока совпадения, выход которого через последовательно соединенные формирователь передних фронтов сигнала, первый ключ и делитель частоты подключен к входам четвертого блока задержки, формирователя выходных импульсов и формирователя стробов, выход которого через последовательно соединенные второй ключ, к другому входу которого подключен выход порогового блока, дискриминатор ошибок, интегратор и блок управления подсоединен к другому входу делителя частоты, причемвыход генератора опорной частоты подключен к управляющему входу блока управления, а выход четвертого блока задержки через формирователь двух пблустробов - к другому входу дискриминатора ошибок, введены последовательно соединенные формирователь пропусков сигнала, счетчик и дополнительный блок совпадения. Выход последнего подключен к одному из входов триггера управления порогом, к другому входу которого подсоединен выход дополнительного блока задержки, при этом к входу дополнительного блока задержки подключен выход второго блока совпадения, инверсный выход триггера управления порогом - к другому входу первого ключа, а прямой выход - к управляющему входу порогового блока, выход которого и выход формирователя стробов подсоединены к соответствующим входам формирователя пропусков сигнала, а к управляющему входу счетчика подключен выход второго ключа.На чертеже изображена структурная электрическая схема предложенного устройства.Устройство синхронизации импульсных приемников содержит сумматор 1 входных сигналов, пороговый блок 2, первый 3 и второй 4 блоки задержки, первый блок 5 совпадения, третий блок 6 задержки, блок 7 динамической памяти, дифференцирующий блок 8, второй блок 9 совпадения, генератор 10 опорной частоты, первый 11 и второй 12 ключи, делитель 13 частоты, формирователь 14 выходных импульсов, формирователь 15 передних фронтов сигнала, формирователь 16 стробов, четвертый блок 17 задержки, формирователь 18 двух полустробов, дискриминатор 19 ошибок, интегратор 20, блок 21 управления, формирователь 22 пропусков сигналов, счетчик 23, дополнительный блок 24 совпадения, дополнительный блок 25 задержки, триггер 26 управления порогом.Работает устройство следующим образом.При отсутствии сигнала на выходе сумматора 1 входных сигналов напряжение порога Уо порогового блока 2 устанавливается исходя из величины собственных шумов приемника с таким расчетом, чтобы выполнялось условие вероятность ложного обнаружения одиночного символа; относительный порог срабатывания;пороговое напряжение; дисперсия помех,5 10 15 20 25 30 35 40 45 50 55 60 65 Пр.шяв зпачеппе отпосптсльпого порога срабатывания / =2,144 и отпошсцие сигнал/ помеха 6 = 2,65 ири скважпости импульсов В = 10 получим Р = 10 - ; вероятность правильного обнаружения сигнала 0 = 0,81; среднее число шагов поиска Л,р -- 4,3 Х (10"; среднее время поиска Т = 40,При наличии на выходе блока 9 совпадения сигнала через время, равное длительности импульса с выхода блока 9, которое обеспечивается дополнительным блоком 25 задержки, триггер 26 опрокидывается и снижает напряжение порогового блока 2 до значения УоДля этого случая 1 = 1,59; б = 0,92; Л,р -- 5 Х 10". При этом с формирователя 22 пропусков сигналов на вход счетчика 23 сигнал не подается. Сигнал в стробе с второго ключа 12 поступает на сброс счетчика 23, записывая в нем нулевое состояние,Сигнал с инверсного выхода триггера 26 управления порогом запирает ключ 11, тем самым исключая ложную перефазировку системы подстройки фазы.Если на выходе порогового блока 2 нет информационного сигнала, то с выхода формирователя 22 пропусков сигналов, который открывается стробами с формирователя 16 стробов, на счетчик 23 попадают импульсы, которые в нем записываются. При этом сигнал в стробе с ключа 12 на сбросовый вход счетчика не поступает. При подаче на счетчик 23 подряд гг = 15 импульсов, триггер 26 управления порогом через дополнительный блок 24 совпадения опрокидывается и устанавливает первоначальное значение порогового напряжения сто порогового блока 2. В это же время с инверсного выхода триггера 26 управления порогом сигнал поступает на ключ 11, открывая его для новой фазировки.Таким образом, введение регулируемого порога позволяет получить выигрыш во времени синхронной работы на два порядка.Формула изобретенияУстройство синхронизации импульсных приемников, содержащее последовательно соединенные сумматор входных сигналов, пороговый блок, первый и второй блоки задержки, первый блок совпадения, третий блок задержки и блок динамической памяти, к продвигающим входам которого подключен выход первого блока задержки через дифференцирующий блок, а выходы блока динамической памяти подключены к соответствующим входам второго блока совпадения, выход которого через последовательно соединенные формирователь передних фронтов сигнала, первый ключ и делитель частоты подключен к входам четвертого блока задержки, формирователя выходных импульсов и формирователя стробов, выход которого через последовательно соединенные второй ключ, к другому входу коЗаказ 371/14 Изд.242 Тираж 729НПО Поиск Государственного комитета СССР по делам изобретений и 113035, Москва, Ж, Раушская наб., д. 4/5 дписное крытий Типография, пр. Сапунов 5торого подключен выход порогового блока, дискриминатор ошибок, интегратор и блок управления подключен к другому входу делителя частоты, причем выход генератора опорной частоты подключен к управляющему входу блока управления, а выход четвертого блока задержки через формирователь двух полустробов подключен к другому входу дискриминатора ошибок, о т л и ч а юще е с я тем, что, с целью сокращения времени вхождения в синхронизм, введены последовательно соединенные формирователь пропусков сигнала, счетчик и дополнительный блок совпадения, выход которого подключен к одному из входов триггера управления порогом, к другому входу которого подключен выход дополнительного блоказадержки, при этом к входу дополнительного блока задержки подключен выход второго блока совпадения, инверсный выходтриггера управления порогом подключен кдругому входу первого ключа, а прямой выход - к управляющему входу пороговогоблока, выход которого и выход формирователя стробов подключены к соответствую 1 О щим входам формирователя пропусков сигнала, а к управляющему входу счетчикаподключен выход второго ключа,Источники информации,принятые во внимание при экспертизе15 1, Авторское свидетельство СССР605327, кл. Н 041. 7/04, 1976 (прототип).
СмотретьЗаявка
2659071, 21.08.1978
ПРЕДПРИЯТИЕ ПЯ Р-6208
МАЛЫШЕВ ИВАН ИОСИФОВИЧ, БЕЗГИНОВ ИВАН ГАВРИЛОВИЧ, КУЗНЕЦОВ ВИТАЛИЙ ВАСИЛЬЕВИЧ, КОЛПАКОВ ЛЕОНОР МИХАЙЛОВИЧ
МПК / Метки
МПК: H04L 7/04
Метки: импульсных, приемников, синхронизации
Опубликовано: 30.03.1980
Код ссылки
<a href="https://patents.su/3-725256-ustrojjstvo-sinkhronizacii-impulsnykh-priemnikov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство синхронизации импульсных приемников</a>
Предыдущий патент: Устройство для передачи и приема информации
Следующий патент: Устройство синхронизации по циклам
Случайный патент: Ьиблиотегка