Двухканальный аналого-цифровой преобразователь поразрядного уравновешивания

(61) Дополнительное к авт, свпд-ву 517 (22) Заявлено 10,07.78 (21) 2641937/18(51) М. КлгН ОЗК 1317 ением заявки-с присо ударственный комитет СССР 3) Приоритет3) Опубликовано 28,02.80. Бюллетень53) УДК 681,32(45) Дата оп икования описания 28.02.80Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых измерительных устройствах, в системах автоматического контроля и диагностики, телеметрических системах ит, п.По основному авт. св.517997 известен двухканальный аналого-цифровой преобразователь, содержащий в каждом канале устройство сравнения, делитель напряжения, входы которого соединены с ключами, и триггерный регистр, входы которого соединены с входами ключей, нулевые входы - с элементами совпадения, элементы запрета, а в каждом разряде - триггер, два элемента запрета, элемент ИЛИ и элемент совпадения. При этом единичный вход триггера подключен к соответствующему выходу одного из триггеров данного разряда, а нулевой - к выходу элемента совпадения, входы которого соединены с единичными выходами триггеров смежного младшего разряда, Выход триггера подключен к первым входам элементов совпадения и запрета данного разряда, вторые входы которых соединены попарно и подключены к выходам элементов запрета, своими выходами подключенных к выходам устройств сравнения. Третьи входы элементов запрета соединены с единичными выходами соответствующих триггеров данного разряда, а выходы через элемент ИЛИ - с единичными входами триггеров смежного младшего разряда 2.Недостаток устройства состоит в невысокой надежности работы устройства и достоверности получаемой информации.Целью изобретения является увеличениедостоверности контроля на каждом такте 1 о преобразования.Предлагаемый двухканальный преобразователь содержит в каждом канале устройство сравнения, делитель напряжения, входы которого соединены с ключами, и 15 триггерный регистр, входы которого соединены с входами ключей, нулевые входы - с элементами совпадения, а также дополнительные элементы запрета, а в каждом разряде - дополнительный триггер, два элемента запрета, элемент ИЛИ и дополнительный элемент совпадения, При этом единичный вход дополнительного триггера подключен к соответствующему выходу одного из триггеров данного разряда, а нуле вой - к выходу дополнительного элементасовпадения, входы которого соединены с единичными выходами триггеров смежного младшего разряда, Выход дополнительного триггера подключен к первым входам эле ментов совпадения и запрета данного разряда, вторые входы которых соединены попарно и подключены к выходам дополнительных элементов запрета, своими входами подключенных к выходам устроиствсравнения. 1 ретьи входы элементов запретасоединены с единичными выходами соответствующих триггеров данного разряда, авыходы через элемент ИЛИ - с единичными входами триггеров смежного младшего разряда. Осооенностью устройства является то, что в него введены дополнительныеустройства сравнения и источник эталонного напряжения, элементы ИЛИ, И и элемент задержки, блок логики, вход которогосоединен с выходом элемента И, один входкоторого через элемент задержки и элементИЛИ подключен к единичным входам первого и второго триггеров каждого разрядатриггерного регистра, второй вход черездополнительное устройство сравнения соединен с выходами делителей напряжения ивыходом дополнительного источника эталонного напряжения,На чертеже представлена функциональная схема устройства.25Устройство содержит устройства 1, 2сравнения, дополнительное устройство 3,источник 4 эталонного напряжения l, дополнительный источник 5 эталонного напряжения Уэ, - У,р элементы 6, 7 запрета, делители 8, 9 напряжения, ключи 10 -13, триггерный регистр 14 с триггерами15 - 18, логическую схему 19, устроиство20 управления, элемент ИЛИ 21, блок 22логики, элемент И 23, элемент 24 задержки,Измеряемое напряжение поступает напервые входы схем 1 и 2, вторые входы которых подключены к выходам делителей 8и 9 соответственно. Входы ключей 10, 12 4 Осоответственно соединены с единичнымивыходами триггеров 15, 17, регистра 14,входы ключей 11, 12 - соответственно с нулевыми выходами триггеров 16, 18 регистра 14, Единичные и нулевые выходы триггеров 15 - 18 соответственно соединены свходами логической схемы 19, остальныевходы которой соответственно связаны свыходами элементов б, 7 запрета, входыкоторых подключены к выходам двух устройств сравнения. Блок 19 управляет работой регистра 14.Устройство работает следующим образом.В исходном состоянии триггеры 15 - 18регистра 14 устанавливаются от устройства 20 импульсом установка 0 и компенсационное напряжение на втором входеустройства 1 сравнения равно нулю, а компенсационное напряжение на втором входе 60 устройства 2 сравнения - максимальному компенсационному напряжению. Во время преобразования компенсационные напряжения изменяются противофазно. В процессе поразрядного уравновешивания напряжения на выходах делителей 8 и 9 приближаются по амплитуде к величиНе напряжения Ьм и в оседе ае уравноеаия становятся равными этому напряжению с погрешностью, не превышающей величины младшего разряда компенсационного напряжения.На каждом такте преобразования производится контроль работы преобразователей кода в напряжение. При этом единичные входы триггеров 15, 16 и 17, 18 попарно соединены между собой и соответственно подсоединены к входам элемента 21. Сигнал с выхода элемента 21 через элемент 24 поступает на вход элемента 2 Л, который производит опрос устройства 3. При работоспособном состоянии преобразователей на выходе устройства 3 импульс отсутствует. При неработоспособном состоянии преобразователей (например, обрыв или КЗ резисторов, ключей) на выходе устройства 3 формируется импульс, который через элемент 23 поступает в блок 22 как импульс не годен, который индицируется, регистрируется, используется для восстановления устройства (при наличии резерва) для реконфигурации схемы и т. п.При этом увеличивается достоверность контроля на каждом такте преобразования в целом. ф ор мул а изобретенияДвухканальный аналого-цифровой преобразователь по авт, св. М 517997, отличаю щ и й с я тем, что, с целью повышения достоверности контроля на каждом такте преобразования, в него введены дополнительные устройства сравнения и источник эталонного напряжения, элементы ИЛИ, И и элемент задержки, блок логики, вход которого соединен с выходом элемента И, один вход которого через элемент задержки и элемент ИЛИ подключен к единичным входам первого и второго триггеров каждого разряда триггерного регистра, второй вход через дополнительное устройство сравнения соединен с выходами делителей напряжения и выходом дополнительного источника эталонного напряжения.Источники информации,принятые во внимание при экспертизе1. Лвторское свидетельство СССРМо 517997, кл. Н ОЗК 13/17, 1976.718916 Составитель Н. Козлов Редактор Е. Караулова Техред В, Серякова Корректор Л, Корогод 1 ипография, пр. Сапунова, 2 Заказ 1268 Изд.174 Тираж 995 Подписное НПО Поиск Государственного комитета СССР по делам изобретсний и открытий 113035, Москва, Ж, Раушская наб д. 4,5