Устройство для решения систем алгебраических уравнений

(51)М. Кд6 06 Е 15/32 Вкуддрстеена 1 в кеннтет СССР дв девам нзебретеннй н етнрытнй(088.8) Опубликовано 05,02.80. Бюллетень ЛЪ 5 Дата опубликования описания 15,02,80 Г, Е, Пухов В, Ф, Евдокимов, Ю, А, Плющ, И. Ф. Зубенко, Н. П, Тимошенко и А, П, Стеканов(72) Авторы изобретения Институт электродинамики АН Украинской ССР и Опытно-конструкторскоетехнологическое бюро института металлофиэики АН Украиксксй ССР(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ АЛГЕБРАИЧЕ 1 КИХ УРАВНЕНИЙ 1Изобретение относится к области вычисли.тельной техники и может быть .применено всистемах автоматического регулирования, управляющее воздействие в которых определяется путем решения систем линейных алгебраичес.ких уравнений.Известно устройство для решения алгебраических уравнений 11, содержащее блоки ввода и вывода, управляющие входы которыхподключены к выходу блока управления, комбинационные цифровыесумматоры по числу,10неизвестных, первые входы которых соединеныс выходами блока ввода, матрицу комбинационных множительных блоков по числу коэффициентов уравнений, первые входы которых нод.15ключены к соответствующим выходам блокаввода, выходы комбинационных множИтельныхблоков каждой строки матрицы подключенык второму входу соответствующего комбинационного цифрового сумматора, блок генераторовслучайных сигналов, блок ограничителей уровня сигналов и блок вентилей,Наиболее близким техническим решением кизобретению является устройство для решения2систем алгебраических уравнений, содержащее блок многоразрядных сумматоров и матрицу умкожеккя, выход которого подключен к одному входу блока многоразрядных сумйаторов 21Недостатком известного устройства является невысокая точность и узкий класс решаемых задач из-за возникновения генерации в устройстве вследствии зацикливат 1 ия решения, вызванное несоответствием кодов входа и выхода рассматриваемого устройства в разомкнутом состоя. нии, что не позволяет находить решение поставленной задачи как некоторое установившееся состояние в устройстве при замыкании обратной связи,Рассмотрим простейший пример, подтверждающий то, что схема известного устройства не установится в устойчивое состояние, соответствующее решению поставленной задачи, при замыкании обратной связи.Рассматривать будем на примере решения ка известком устройстве уравнения первого поряд. ка при представлении информации пятью раэ. рядами в симметричной троичной системе счис3знаком 1 - обозначено 714405 пения (1, 0,1), гдезначение "- 1".Задано уравнение первого порядка, представленное в виде, удобном для решения егона известном устройстве:х =Ьх+ 1, (4 )где Х - искомое неизвестное, Ь - постоянныйкоэффициент, 1 - постоянйая величина, соответствующая правой части заданного уравнения,В соответствии с заданным уравнением (1)матрица умножения осуществляет умножениеискомого неизвестного Х на постоянный коэф,фициент Ь, выход матрицы умножения соединенс входом многоразрядного сумматора, на второй вход которого подается значение правойчасти т, а выход многоразрядного сумматорасоединен с входом матрицы умножения, образуяпри этом обратную связь в устройстве и по истечении времени переходного процесса в устрой.стве на выходах многоразрядного сумматорадолжно установиться значение кода, соответствующее решению заданного уравнения (1).Рассмотрим поведение устройства при разомкнутой обратной связи, в точке, близкой к значению решенйя исходного уравнения (1). приследующих значениях коэффициента Ь и правойчасти Х;Ь = 0,01010 1 = 0,11111.При этом будем обозначать; х, - Значениекода на выходах многоразрядного сумматора,осуществляющего суммирование значений Ьхи т, х 2 - значение кода, поступающего на входматрицы умножения, осуществляющего умноженйе напостоянный коэффициент Ь.Пусть х = 0,11001, тогдах, = Ьх + Х = 0,01010 0,11001 + О,Ш 11 == 0,11011,Подадим полученное на выходах многоразрядного сумматора значение кода 0,11011 на входматрицы умножения и определим новое значение кода на выходах многоразрядного сумматора:х, = Ьхр + Ф = О,ОТ 010 0,11011 + 0,1 Ш 1= 0,11001.Таким образом, получим, что значение кода 450,11001, поданное на вход матрицы умножения, вызывает йа выходах многоразрядного сум.матора значение кода 0,11011, которое; в своюочередь, будучи поданным на вход матрицыуъЫожения вызовет на выходах многоразрядно. ого сумматора первоначальное значение кода0,11001. Отсюда следует, что в известном устройстве устанавливается несоответствие кодоввхода и выхода схемы при разомкнутой обрат.ной связи и при замыкании обратной связирешение зацикливается и схема генерирует, чтоне позволяет найти установившееся значение кода соответствующее регцению заданного уравне.ния при рассмотренных исходных данных. 4Принципиально в такого рода схемах зацикливание решения может вызываться и болеедлинной целочкой несоответствия кодов, когдавектор неизвестных х., (при решении системалгебраических уравнений) вызывает на выходахмногоразрядных сумматоров значение векторах и т, д., хпвызывает на сумматоров вектор х, а хв свою очередь, вызывает векторх, и йроцесс повторяется,Цель изобретения - повышение точности -достигается тем, что в известное устройство длярешения систем алгебраических уравнений дополнительно введены (и) канал, каждый изкоторых содержит блок многоразрядных сумматоров и матрицу умножения, выход которойподключен к одному входу блока многоразрядных сумматоров, другой вход блока многоразрядных сумматоров всех каналов являетсявходом устройства, выход блока многоразрядных сумматоров предыдущего канала подклю.чен ко входу матрицы умножения последующе.го канала, выход блока многоразрядных сумма.торов последнего канала соединен со входомматрицы умножения первого канала, выходыблоков многоразрядных сумматоров всех каналов являются выходами устройства.На чертеже, представлена блок. схема устройства для решения систем алгебраических урав.пений.Устройство содержит вход 1 устройства, блок.2 многоразрядных сумматоров, матрицу 3умножения, выходы 4 устройства.Работу устройства проиллюстрируем на примере, рассмотренном выйе.В соответствии с исходными данными рас.сматриваемого примера матрицы 3 умножениясостоят из; одного комбинационного умножителя, осуществляющего умножение машинной переменной х; на постоянный коэффициент Ь == 0,01010 и длина цепочки несоответствия кодов равна 2, т, е. и = 2. В этом случае схемаустройства будет содержать два блока многоразрядных сумматоров и две матрицы умноже.ния, каждая из которых состоит из одногокомбийационного- умножителя.При заданных исходных данных устройствоможет находиться в одном из двух устойчивыхсостояний:х, = 0,11001; х 2 = 0,11011,илих, = 0,11011; х = 0,11001компоненты каждого из которых являются приприближенными значениями искомой переменнойдля рассмотренных ранее значений коэффици.ентов Ь и правой части Ф.Действительно, значение переменной х,= 0,11001, поступающее с выходом первогоблока многоразрядных сумматоров, будучи ум.714405 . 6горазрядных сумматоров и матрицу умножения,выход которой подключен к. одному входублока многоразрядных сумматоров, другойвход блока многоразрядных сумматоров всехканалов является входом устройства, выходблока многоразрядных сумматоров предыду.щего канала подключен ко входу матрицы ум.ножения последующего канала, выход блокамногоразрядных сумматоров последнего каналасоединен со входом матрицы умножения первогоканала, выходы блоков многоразрядных сумматоров всех каналов являются выходами устройства. Составитель И. ДубининаРедактор М. Минаев Техред Н.Ковалева Корректор И.Муска 290/47 ЦНИИПИ Государ по делам из 113035, Москва, ЖТираж 751твенного комит Зак Подписнота СССР ретении и от 5, Раушская ытииаб., д. 4/5 илиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ножено на значение постоянного коэффициента Ь = 0,01010 и просуммировано с значеннемправой части 1 = 0,11111 вызывает на выходахвторого блока многоразрядных сумматоров зна-.чение переменной х, = 0,11011, которое всвою очередь, будучи умножено на Ь: 001010и просуммировано с 1 = 0,11111 подтвердитзначение х, -- 0,11001. Аналогично можно опи.сать и второе устойчивое состояние устройства.Благодаря введенным блокам и связям между 1 Облоками повысилась точность устройства.Формула изобретения Устройство для решения систем алгебраических уравнений, содержащее блок многоразряд ных сумматоров и матрицу умножения, выход которой подключен к одному входу блока многоразрядных сумматоров, отличающееся тем, что, с целью повышения точности работы, в устройство дополнительно введены (и - 1) 20 канал, каждый из которых содержит блокмно. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР Иф 482752,кл. 0 06 Р 15/32, 1974.2. Пухов Г. Е. и др. Математическое моде.лирование и теория электрических цепей,вып, 11. К., "Наукова Думка", 1973, стр, 3,рис, 5,