Устройство для решения систем дифференциальных уравнений

(щ 714406 Союз Советских Социалистических Республик(51) М, Ил. с присоединением заявки Мо 0 06 Е 15/32 Государственный комитет СССР по делам изобретений и открытий(72) Авторы изобретения Г.Е. Пухов и И.Н. Войтенков Институт электродинамики АН Украинской ССР(54) УСт:РОЙСТВО,ДЛЯ РЕШЕНИЯ СИСТЕМ ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ Изобретение относится к области вычислительной техники и может быть применено для решения с высокОй точностью систем обыкновенных нелинейных дифференциальных уравнений, например, в системах идентификации и управления динамических объектов.Известны устройства для решения систем обыкновенных нелийейных дифференциальных уравнений 1, содер- жащее блок управления, блок памяти, блоки управляемых ключей, блоки умножения, блоки сумматоров, интеграторов, функциональных преобразователей. Известные устройства поз-, воляют находить решение систем обыкновенных дифференциальных уравненийпервого порядка в результате предварительного определения вектора производных искомых неизвестных и последующего его интегрирования.Известно устройство 2 для моделирования систем дифференциальных уравнений, содержащее блок управления, аналого-цифровой и цифроаналоговый преобразователи, блоки умножения, блоки аналоговых сумматоров, интеграторов, гибридных Функциональных преобразователей, регистр Здреса, дешифратор адреса, блок памяти,триггер записи, блоки управляемыхключей. Известное устройство позво-ляет находить решение систем обыкновенных нелинейных дифференциальных уравнений первого порядка, причем операции интегрирования, умножения, суммирования быстроизменяю-щихся переменных осуществляется ваналоговой части устройства. Основным недостатком данного устройства является сравнительно невысокая точность вычислений. Это обус ловлено наличием существенных методических и инструментальных погрешностей. Так, необходимость квантованияпо времени всех или части компойентвектора правых частей в случае ана логового интегрирования приводитк появлению значительной методической погрешности. Уменьшение последней путем повышения частоты квантования, либо применения сложных ана логовых экстраполяторов приводитлибо к увеличению требуемого быстродействия части устройства, опреде.ляющей квантованные значения вектораправых Частей, либо к увелиЧению 30 инструментальной погрешности.Целью настоящего изобретения является увеличение точности устрой ства для решения систем дифференциальных уравнений. Это достигается тем, что устройство для решения систем дифференциальных уравне" ний, содержащее блок управления,блок умнокения, блок памяти, блоксумматоров и две группы элементов И, дополнительно содержит блок рекуррентных вычислений, группу И умножителей, блок сравнения, три. блоканакапливающих сумматоров и блоксдвига, причем выходы И умножителей группы соединены со входамиблока сумматоров, выходы которого подключены к первой группе входовблока памяти и к первой группе входов блока умнокения, вторая группавходов блока умножения подключенак первой группе выходов блока памяти и группе входов первого блоканакапливающих сумматоров соответственно, входы в умножителей группыподключены ко второй группе выходовблока памяти, выходы первого блоканакапливающих сумматоров подключены к первому входу блока рекуррентных вычислений, первый, второй;третий, четвертый и пятый выходыблока памяти подключены соответственно к второму, третьему, четвертому, пятому и шестому входам блока рекуррентных вычислений, первый ивторой выходы которого подключенык входам элементов И первой группы,выходы-кбторых подключены к первому"входу"третьеГо ,блока накапливающихсумматоров и к седьмому входу блокарекуррентных вычислений, второйвыход которого подключен к второйгруппе входов бло .а памяти и к перйому входу второго блока накапливающих сумматоров, первык выход которого подключен к первому входу г;окасдвига, второй и третий входы которого подключены к шестому выходу блока памяти, второй выход второгоблока накапливающих сумматоров и выход блока сдвига подключены к входам элементов И второй группы, первые выходы которых подключены к пер-.вой группе входов третьего блоканакапливающих сумматоров, выходкоторого соединен с первым входомблоКа сравнения, .выхоД которого поДключен ко входу блока управления,выходы элементов И второй группыподключены к второй группе входовтретьего блока накапливающих сум-:.маторов и к восьмому входу блокарекуррентных вычислений; выходыблока управления подключены соот.ветственно к первому входу блокапамяти, входу первогоблока накапливающих сумматоров, второму входувторого блока накапливающих сумматоров, четвертому входу блока сдвига, входам элементов И первой ивторой групп, входу третьей группынакапливающих сумматоров и ко второму входу блока сравнения, блокрекуррентных вычислений содержитгруппу элементов ИЛИ, две группыумножителей, группу умматоров,элементы НЕ, выходы элементов ЙЛИгруппы подключе.:ы к первым входамумножителей первой группы, вторыевходы которых подключены к пятомувходу блока рекуррентных вычисленийвыходы умножителей второй группыподключены к первым входам сумматоров группы, вторые и третьи входыкоторых годключены соответственнок выходам умножителей первой группы 5 и третьему" входу блока, выходы умножителей третьей группы подключенык нторому выходу блока непосредственно и через элементы НЕ к первомувыходу блока, шестой, седьмой ивосьмой входы которого соединеныс первыми, вторыми и третьими входами элементов ИЛИ группы, первые ивторые входы умножителей группыподключены соответственно к выходамсумматоров группы и второму зходублока, первый и четвертый входы которого соединены с первыми и вторыми входами умножителей второй группы,На чертеже представлена блоксхема устройства для решения систем дифференциальных уравнений,Устройство содержит группу й ум-, ножителей 1, блок 2 управления, блок 3 памяти, блок 4 сумматоров, блок 5 умножения, блок б накапливающих сумматоров, блок 7 рекуррентных 35 вычислений, первую группу 8 элементов И, блок 9 накапливающих сумматоров, блок 10 сдвига, вторую груплений, запоминающих регистров.Работу предлагаемого устройства можно пояснить на примере решения систем дифференциальных уравнений ни-. 60 да:+ Ааж+Вчх(Ы)= ИЪ,х(о 1= х (1) .3 х (+1где ХЬ)Х- вектор неизвестных, А=сз ( В=Ь ч. - матрицыпоссс) ) ,пу 11 элементов И,блок 12 накапливающих сумматоров, блок 13 сравнения.Каждый блок группы И блока 1 умножения состоит иэ И умножителейпо размерности нектора обрабатываемых величин, то есть группа И блоков45 1 умножения образует матрицу умножителей 1 - 1, 2 - 1. , М, 1 - 2,2 - 2,Ги, 1 - (И -1), 2 - (И),, В-(И - 1), 1 -И, 2 - И,ю - и . Блок 4 сумматорон состоит50 из исумматоров 4 - 1, 4 - 2,4 - Ф . Блок 5 умножения состоит изИ 1 умножителей 5 - 1, 5 - 2,5 - Ф. аналогичную структуру имеютвсе блоки умножения, блоки сумматоров,55 накапливающих сумматоров, элементов ИЛИ, элементов НЕ входящие .всостав блока ) рекуррентных вычис714406 1то есть определяет вектбры"дискретХ(о), Х О) Х; (5), где 5+1 = и -максимальное число учитываемых наподынтервале интегрировании дискрет.Число фактически учитываемых на 1-мподынтерваЛе дискрет и величинашага Н интегрирования кбнтролируются в устройстве"йа"основа" соот ношеййя, определяемого свойствами " преобразований (3):Ьз. ЕИ) Х М-Х (о)Е,где 6 - заданная величина, харак- теризующая требуемую точность вычислений, Если число совпадашщих циФр (разрядов) в правой и левой частях выражения (8) недостаточно, то вычисления повторяются с целью определения большего числа дискрет Х(Ц, (либо при уменьшенном шаге Н ).Если условие (8) выполняется судовлетворительной точностью, то устройство вычисляет вектор первых дискрет ( 1+1) - го подынтервала интегрирования в соответствии с выражением3 ЬзХ (о)фх (т) . =2 Х(9)1+1 1 -лн 1 4:получаемым на основе свойствсоотношений (3), (4), (5), послечего определяются векторы дискрет.Х+(1), Х;. (2) Х; ( з )Вйчйсления йовторяются аналогично до достижения конца интервала(О, Т) интегрирования системы 1).Работа устройства начинается свыдачи управляющйх сигналов из блока 2 уйрйления на йервый вход блока 3 памяти и на вход накопительйо- сравйивЬющего блока 9. При поступлении этих сигналов"происходит счйтывание из блока 3 памяти и запйсь "-"в блок 9 начальныхуСловий. Одно-.временйо из блока 3 памяти на шестой вход блока 7 рекуррентйых вычислений поступает вектор Х о),1. По сигналам из блока 2 управления осуществляется установка в нуль блоков накапливающих сумматоров, Припоступлении на первый вход блока .3 памяти соответствующих сйгналов из блока 2 управления происходит считывание из блока 3 на первые входы йЬрвого блока 1 умножения (1-,1, 2-1 ы) группыблоков 1 умнбжения"вектора коэффициентов з 1(ху ) , а на вторые входы блока - считывание кода единицы. При поступлении сигналов из блока 2 на первый вход блока 3 памяти"изпоследнего"йа вторйе"- входы 5 умножения считывается код Вцийицы, По"сйгйалам"управцейи Йз блока 2 на вход блока 6 направляющих сумматоров осуществляется суммирование первоначально установленного в нем кода нуля с величиной вектора у;(х ,), поступающего с выходов блока 5 умножения.2. Из блока 3 памяти считывается.на первые входы первого блока 1 умножения (1-1, .2-1, , И 1-1) значение вектора(М) для текущего значения % , на вторые входы -код единицы, На вторые входы блока5 умножения иэ блока 3 памяти считывается значение вектора ч (х ;).По сигналам управления из блока 2 вблоке 6 накапливающих сумматоров осу.ществляется суммирование значениявектора ч (х . ) и вектора ъ( .;), р,поступающего с выходов блока 5 умно-жения, т. е. вычисляется сумма первыхдвух слагаемых 1;И).20 - 3. Иэ блока памяти на первые входы группы б блоков умножения считываются значения векторов"(Е), навторые входы - значения векторов.й-С)4 с=з , причем для первого25 блока Г= О, для второго Е= 1 и т. д.Таким образом на выходах блока 4сумматоро Формируется значениевектора(1)в соответствии свыражениями (б). По сигналам управления из блока 2 управления полученное текущее значение ,(р(Юзаписывается в блок 3 памяти. На вто- .рйе входы блока 5 умножения считываетсясоответствующее значение35 У- (х) (ри полученное значение очередногослагаемого У 1(хИ)/Р. с выхода блока 5 умйожения поступаетна входы блока 6 накапливающих40 сумматоров, где суммируется с пре"дМ 1 ущими,значениями (;(%) ,Описанные операции повторяются, начиная.с"пункта 3, Ф раз, т. е. вычисляется текущее значение 1(И ,По сигналам управления иэ блока 2 инвЕртированный вектор Х 1 (о)3дискрет с выхода блока 10 черезблок 11 элементов И поступает нагруппу входов третьего блока 12 накапливающих сумматоров. По сигналам управления, поступающим из блока 2 на вход блока 12, осуществляется суммирование занесенного перноначально в него .кода нуля и значения вектора - Х(о)1дискрет. Из блока 3 памяти на второйтретий, четвертый и пятый входыблока 7 рекуррентных вычисленийсчитываются, соответственно, значения Н(Ос+1) Р; А), (-8),(-А),60 т. е. реализуются соотношения (7)вычисляется текущее значениевектора Х Ж+1)дискрет, которые со второго выхода блока 7 рекуррентныхвычислений поступает на вторую групу 5 пу входов блока 3 памяти, первый входвторого блока накапливающих сумма. торов 9 и группу входов первого ,блока 8 элемецтов И, Осуществляется запись в блок 3 памяти вектора Х(+1) и суммирование его, в соотвествии с (9), с накапливаемой в блоке 9 суммой предыдущих векторов дискрет. Одновременно вектор Х(1+1) через первый блок 8 элементов И поступает на первую группу входов блока 12, где вычисляется текущее значение левой части условия (8) и проверяется выполнение условия (8). Если условие (8) выполнено, .то соответствующий код, поступающий с выходов блока 13 на вход блока 2 управ" ления вызывает выдачу последним сигналом управления на второй блок 10 управляемых ключей, в результате чего вектор дискрет, полученный в соответствии с выражением (9), поступает со второго выхода блока 9 20 накапливающих сумматоров на восьмой вход блока 7 рекуррентных вычислений. Следовательно, в следующем цикле работы устройства на восьмые входы блока 7 рекуррентных вычислений 25 поступает вектор Х;ц(о)= Й Х(Ю3 вместо вектора Х(о) . Го сигналам управления, поступающим на блок 10, осуществляется сдвиг информации в последнем (сдвиг вектоРа Х(О) ), а в блок 10 записывается вектор Х . (О). Если условие Н =Т достижения конца интервала О, Т) выполнено, то вычисления ос-танавливаются, в противном случае. осуществляется следующий (+1)-й цикл работы устройства - ацапогично описанному выше, цачицая с пункта 1. Если условие (8) це выполнено, то по сигналам управления из блока 2 в следующем цикле работы 40 устройства на входы блока 12 поступает с первых выходов блока 7 рекуррентных вычислений инвертированное значение вектора Х; (Ю дискрет с помощью первого блока 8 злемецтов И осуществляется изменение знака слагае-.,-гмых в сумме 2 И) х(1 с)выражения (8): по сигналам управления из блока 2 вычисления повторяются аналогично описанному выше, начиная с пункта 2, но с вторых выходов блока 7 рекуррецтцых вычислений через первый блок 8 элементов И на его сельмой вход поступает вектор х, (+ 1) вместо вектора Х55 В дальнейшем работа аналогична: в зависимости от результатов проверки условия (8), осуществляется либо переход к следующему подынтервалу 69 интегрирования, либо вычисление следующего ца текущем подыцтервале вектора дискрет неизвестных.Использовацие новых элементов блока рекуррецтцнх вычислений, груп у 5 пы И блоков умножения, накопитель- но-сдвигающего блока, блока накапливающих сумматоров и накопительносравнивающего блока, а также наличие новых связей между элементами позволит на основе жесткого контроля - в соответствии с выражением (8) - повысить точность результатов в каждом цикле вычислений, путем увеличения числа определяемых дискрет, либо уменьшения шага интегрирования.формула .изобретения1, Устройство для решения систем дифференциальцых уравнений, содержащее блок управления, блок умножения, блок памяти, блок сумматоров и две группы элементов И, о т л и ч а ющ е е с я тем, что, с целью повышения точности, оно дополнительно содержит блок рекуррентных вычислений, группу и блоков умножителей, блок сдвига, три блока накапливающих сумматоров и блок сравнения, причем выходы М блоков умножителей группы соединены со входами блока сумматоров, выходы которого подключены к первой группе входов блока памяти и к первой группе входов блока умножения, вторая группа входов блока умножения подключена к первой группе выходов блока памяти и группе входов первого блока накапливающихсумматоров соответственно, выходы и умножителей группы подключены ко второй группе. выходов блока памяти, выходы первого блока накапливающих сумматоров подключены к первому входу блока рекуррецтцых вычислений, первый, второй, третий, четвертый и пятый выходы блока памяти подключены соответственно к второму, третьему, четвертому, пятому и.шестому входам блока рекуррецтцых вычислений, первый и второй входы которого подключены к входам элементов И первой группы, выходы которых подключены к первому входу третьего блока накапливающих сумматоров и к седьмому входу блока рекуррентных вычислений, второй выход которого подключен к второй группе входов блока памяти и к первому входу второго блока накайливающих сумматоров, первый выход которого подключен к первому входу блока сдвига, второй и третий входы которого подключены к шестому выходу блока памяти, второй выход второго блока накапливающих сумматоров и выход блока сдвига подключены к входам элементов И второй группы, первые выходы которых подключены к первой группе входов третьего блока накапливающих сумматоров, выход которого соединен с первым входом блока сравнения выход которого подключен ко входу714406 12 ЦНИИПИ Заказ 9260/47Филиал "ППППатей тф, г Подпи Ужгород,Проектная блока уйравления, выходы элементовИ второй группыподключены к второйгруппе входов третьего блока накапливающих сумматоров и к восьмомувходу блока рекуррентных нычисле"нйй, выходы блокауправления йодключены соответственно к первомувходу блока памяти, входу первогоблока накапливающих сумматоров,второму входу вторбго блока йакапливающих сумматоров, четвертомувходу блока сдвига, входам элементов И первый и второй групп, входутретьей группы накапливающих сумматоров и ко второму входу блокасравнения,2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок;рекуррентных вычислений содержитгруппу элементов ИЛИ, две группыумножителей, группу сумматоров,элементы Не, причем выходы элемен-тов ИЛИ группы подключены к первымвходам умножителей первой группы,вторые входЫ которых подключены" к"пятому входу .блока рекуррентных вычислений, выходы умножителей второй группы подключены к первым входам сумматорой группы, вторые итретьи входы которых подключенысоответственно к выходам умножителей первой группы и третьему входу блока, выходы умножителей третьейгруппы подключены к второму выходублока непосредственно и черезэлементы НЕ к первому выходу блока,шестой, седьмой и восьмой входы которого соединены с первыми, вторыми,третьими входами элементов ИЛИгруппы, первые и вторые входы умножителей третьей группы подключенысоответственно к выходам сумматоров15 группы и второму входу блока, первыйи четвертый входы которого соединеныс первыми и вторыми входами умножителей второй группы..Источники информации,20 принятые во внимание при экспертизе1. Авторское свидетельство СССРР 383085, кл. С Об С 7/34, 1973.2. Авторское свидетельство СССРМ 481041,кл. 6 06 С 7/34, 19755 прототип)