Устройство задержки наносекундных импульсов

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСНОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалнстннескихРеспублнн нщ 678658(23) Приоритет Опубликовано 05.08,79. Дата опубликования опис 1 аенааретвенный кеветет СССР пэ денни нзебяетен н еткРнтнй. А. Вездверный и Е ьнк Заявитель УСТРОЙСТВО ЗАДЕРЖКИ НАНОСЕКУНДНЫХ ИМПУЛЬС Известны устройства задержки, соржащие Р 3 -триггер, формирователь пуска, дифференциальный каскад на двух -р-транзисторах, цепь смещения, исчник напряжения, отсекающий диод, инегрирующую ВС-цепочку, нагрузочный13 езис тор како д- увеличе рующей ЙС- начальной зад такжеаторав еличению габаритов конденрезистора интегрирующе одит к уменьшению рабо сторов дифференциально веС-цеп пр его тока транз када, ухудшая фроа также уменьша выходного импу стабильность за ржки вследствие сильного влияния то раюшегося траенс атора. эра на разря ко Изобретение относится к радиоизмерительной технике.Задержка наносекундных импульсов важна цри конструировании различных цифровых устройств; в частности нового класса приборов - высокоскоростных (20 м 1 и) анализаторов логических состояний цифровых устройств, применяющю- ся при конструировании, производстве и ремонте логических печатных плат, калькуляторов, линии ЭВМ и больших вычис 1 ф лительных машин.Известно устройство временной задержки и формирования синхронизирующего импульса, содержащее интегратор, ограничитель, дифференциальный усилитель и ис 15 точник опорного сигнала 1 .Так как в данном устройстве синхронизируюший импульс задерживается интегрирукяцей цепочкой, величина задержки20 зависит от амплитуды входного импульса, вследствие чего данное устройство не может быть использовано в многосерийных приборах для получения необходимых задержек. иное устройство обладает иным диапазоном регулировки выходного импульса, так как:ние конденсатора и интегрицепочки ведет к увеличениюержки выходного импульса, 6786Цель изобретения - расширение диапазона регулировки временной задержки выходного импульса.Достигается этв цель тем, что в уст-ройстве звдержхи, содержащем Й 8 -триггер, к одному из входов которого подключен формирователь его запуска, дифференциальный каскад. на двух )-р-П-транзисторах, база одного из которых черезцепь смещения напряжения подключена к 10инверсному выходу РЯ -триггера, коллектор - к источнику положительного наприженил, эмиттер - через соединенные последоотсекающий диод и интегрирующуюРС-цепочку - к источнику отрицательного напряжения, база другого транзистора подключена к источнику опорного напряжепия, а коллектор - ко второму входу ЯЯ-триггера и через нагрузочный резистор - к источнику положительного напряжения в цепь эмиттерв второгой-р- И-гранэистора введен третий рртранзистор, база которого приключена ковходу интегрирующей цепочки, эмиттер -к эмнттеру второго транзистора, а кол 25лектор - к источнику отрицательного напряжения.На чертеже представлена принципиальная схема устройства,Устройство содержит формировательзапуска й 5-триггера 1, Р 5 -триггер, 2,цепь смещения напряжения 3, иогочникнапряжения смещения 4, дифференциальный каскад 5, включающий транзисторы6 и 7, отсекающий диод 8, р- И-р-трвн 35эистор 9, конденсатор 10 и резисторы11 интегрирующей ЙС-цепочки, нагрузочный резистор 12.В рабочем состоянии нв инверсном вы 40ходе ( РЭ -триггера напряжение логической 1, Конденсатор 10 заряжен, ипо цепи обратной связи с дифференциального каскада 5 на один из входов Й 5 триггера подается напряжение логической45"1". С приходом нв устройство положительного перепада ЙВ-триггера переворачивается (Я 0), транзистор 6 закрывается, и конденсатор 10 начинает разряжаться через резисторы 11 и источювпитания 12 до момента отпирания транзистора 7, ток которого протекаетчерез транзистор 9, в то время как порезисторам 11 течет базовый ток транзистора 9. 58По цепи обратной связи ЯВ -триггер 2возвращается в исходное состояние, открывается транзистор 6, конденсатор 10заряжается, запирая транзистор 7, на коллекторе которого заканчивается формирование эацержанного импульса,Предложенная схема временной задержки имеет значительно больший диапазонрегулировхи задержки выходного импульса по сравнению с известным устройствомзадержки ввиду того, что ток транзистора 7 протекает через транзистор 9, вто время как по резисторам 11 течетлищь базовый ток этого трвнэи 1 тора, чтопозволяет повысить номинал резисторов11, а следовательно расширить диапазонрегулировки задержки выходного импульсав/раз ( 3- коэффициент усиленияпо тоху),Формула изобретенияУстройство задержки наносекундныхимпульсов, содержащее КЯ -триггер, кодному иэ входов которого подключен формирователь его запуска, дифференциальныйкаскад на двух И-р-о-транзисторах, база одного из которых через цепь смещениянапряжения подключена к инверсному выходу й Я -триггера, коллектор - к источнику положительного напряжения, эмиттерчерез соединенные последовательно отсекающий диод и интегрирующую КС-цепочку - к источнику отрицательного напряжения, база другого транзистора подключена к источнику опорного напряжения, аколлектор - ко второму входу К Я -триггера и через нагрузочный резистор - кисточнику положительного напряжения,отличающееся тем,что,сцелью расширения диапазона регулировкивременной задержки, в цепь эмиттеравторого-р- д-транзистора введен третий р-п-р-транзистор, база которогоподключена ко входу интегрирующей ЯСцепочки, эмиттер - к эмиттеру второготранзистора, а коллектор - к источникуотрицательного напряжения.Источники информации, принятые вовнимание при экспертизе1. Патент США И 3832672,кл. 307-106 ь 19742. Описание прибора 16 ООА фирмыНеоне О-Рвс 1 аМ.678658- евСоставитель И. РадькоРедактор В. федотов Техредмужик Корректор М. СелехманЗаказ 4581/48 Тираж 1060 Подписное БНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушскаи набд, 4/5 Филиал ППП фПатент", г. Ужгород, ул. Проектная, 4