Устройство для решения систем дифференциальных уравнений

ОП ИСАНИИЗОБРЕТЕН ИЯ йтеиь 1 г. яка бблкотеффа МЬ А(23) Приоритет(51) М, Кл8О 06 Р 15/3 ГеаудерстванныЯ квинтет СССР па данам нзааратаннЯ н аткритнй. Н. Войтенков и Ю. А. Плю Авторыз обретен ия ов, В,вдок Институт электродинамики Академии наук Укра й С явитель СТВО ЙЛЙ РЕШЕНИ УРАВНЕНИЙ ИСТЕМ ДИффЕРЕНЦИАЛЬ(54) УСТРОИ 1: .:,. 2изобретение относится к области вы-4 еренциальных уравнений первого порядка,числительной техники и может быть ио содержащих произвольные функции однойпользовано автономно, либо в комплексе и двух (в общем случае, тт ) переменных,с цифровой вычислительной машиной дляв реальном-масштабе времени, кода всерешения с высокой точностью в реальном. переменные являются быстроизменяющимимасштабе времени систем обыкновенных з ся величинами 1 Днелинейных дифференциальных уравнений Наиболее баиэкйм к данному техничеос произвольными функциями многих перекому решенщо является устройство,содерменных, напрймер,в системах параметри- жащее блокуправлейия,интеграторы, сумческой идентификации объектов управления. маторы,;блоки умножения и функциональИзвестно устройство для решения си О ные преобразователи 21,стем обыкновенных дифферещиальных урав- Это устройство для моделирования синений, содержащее цифровой вычислительный стем дифференциальньй уравнений поэволяблок, аналого-цифровой преобразователь, ет моделировать систему двух дифференаналотовые интегратоьт, аналоговые сум- циальных уравнений первого порядка (вматоры, аналоговые блоки умножения и тф общем случае порядок системы решаемыхкодоуправляемые аналоговые .(гибридные) уравнений не превышает количества аналэфункциональные преобразователи, цифро говых интеграторов). Основным недостаъаналоговые преобразователи, причем функ-, ком известйого устройства являегса невыциональные преобразователи содержат.ана- сокая Ьналогавая) точность вычислений.логовые усилителицифровые управляемые ф Кроме того, объем оборудования (числосопротивления и . цифроаналоговые преоб- интеграторов, сумматоров, блоков умножеразователи. Известное устройство обеспе- ния и т.п,) вследствие параллельной струк-,чивает возможность решения систем диф-; туры устройства (уравнения решаемой си674030 5и. систему "медленно" изменяющихся переменнр 1 хгде у и )с - разряднь 1 е векторы завир и, . симых переменных" Л,ЛДВ,С 1 ев- рвервпеые мвтрюпв посто я ных кое ициентоврИт,.И т Т,У - РазРЯдные нелиНейНЫевектор-функции. 1 оУстройство работает следующим об разом.По сигналам с выходов блока 17 управ ления, поступающим на управляющие вхб ды первого 1, второго 6, третьего 8 коммутаторов и на входы задания начальных условий интеграторов, осуществляется автоматический набор структуры разрядно аналоговой модели параллельного дейст-. вия, путем коммутации, в соответствии с видом решаемой подсистемы уравнений, необходимых связей между блоками, эа дание начальных условий интегратора б и решение системы уравнений: выдачей ко да с выходов блока 17 управления, соот 25 ветствующего в определенном масштабе начальным значением компонент вектораеп(О)У зависимых .перЬменных, на соответствующие входы интегратора 5 осуществляется установка начальных условий и запуск интегратора, с выходов которого ко" ды, соответствующие текущим значениям е со) ч(о 2 ч руу, .у, у,компонент вектора чУ в поступают через первый коммутатор:1 на входы функционального преобразователя 2, где ву 1 числаются функциональные зависимости, Ф, У правых частей системы уравнений, через второй коммутатор 6 на входы блока умножения 7 нао постоянный коэффициент, где вычислаютч ттся компоненты вида А Г (у у 2 3:уЕ 3 8 в МI и т.п, правых частей системы, через тре 45 тий коммутатор 8 на входы блока О,гдевычисляются компоненты вида 1(у,у 2 муу, у и т,п. правых частей сиотемй, и через пятый коммутатор на входы сумматора 4,где вычисленные компоненты суммируются и полученные на выходах сумматора 4 коды правых частей систе мы поступают на входы интегратора 5, с выходов которого коды, соответствйо. щие новым текущим значениям уст4 т ят Формула изобретенияУстройство для решения систем дифференциальных уравнений,. содержащее блок управления, интеграторы, сумматоры, блоки умножения и функциональные преобразователи, о т л и ч а ющ ее с а тем, что, с целью сокращения аппаратурных затрат, повышения быстродействия и точности, в него введены коммутаторы, блок памяти, к первому входу которого подключен выход цервого интегратора и первые входы первого, второго и третьего коммутаторов, ко второму входу - выход пер м (1) ч., у компонент вектора у , посту 6пают через первый коммутатор 1 на входы функционального преобразователя 2 и т.д.В соответствии с установлен 1 п 1 м заданным алгоритмом решениясистемы уравнений приоритетом блок 17 управления вырабатывает управляющие сигналы, по которым блоки 11-15, подключаясь в соот- . ветствующей последовательности своими входами через четвертый коммутатор 10 к выходам блока 16, в котором хранятся результаты промежуточных вычислений, решают систему уравнений, выдачей кода с выходов блока 17 управления, соответст-. вующего в определенном масштабе начальпв СО) ному значению компоненты вектора уи зависимых переменных, вычисляемой в соответствии с алгоритмом последовательных вычислений первой, через коммутатор 10 на соответствующие входы интегратора 11 осуществляется установка начальНого условия и запуск интегратора, после,довательно - по заданному алгоритму вычисляются соответствующие компоненты правых частей, правые части системы уравнений, осуществляется их последователь ное интегрирование - вычисляются следу,юшир текущие значения компонент вектос(2ра у . Связь между параллельной и последовательной частями устройства осуществляется с помощью блока 16 памати, в котором хранятся такие текущие значения вектора , решения системы.В следств йе парал 11 ельно-последователь ной структуры предлагаемого устройства обеспечивается сокращение аппаратурных ,затрат и, следовательно, снижение сложности устройства, Отсутствие необходи,мости в преобразованиях формы представ- пения информации также приводит к уменьшению требуемого объема оборудования и сложности устройства при увеличении его быстродействия.7 6740308 вого функционального преобразователя, к ко входу второго функционального преобтретьему входу - выход первого блока ум- разователя, выход которого соединен с . ножеМия;-кчетвертому"- выхбд второго: третьим входой пятого коммутатора, четблбка-умножения, к пятому - выход пер- вертим входом второго коммутатора и вого сумматора, к шестому -вь 1 ход вто-четвертым входом третьего коммутатора, рого интегратора, вход которого соединен пяжй вход которого подключен к выходу с первым выходом четвертого коммутато- третьего блока умножения и четвертому ра, второй, третий, четвертый и пятай вы- " входу пятбгс коммутатора, а выход - чеходы которого подключены ко входам пер рез четвертый блок умножения к пятому вого сумматора, первого и второго блоков О входу пятого коммутатора шестой вход умножейия и первого фуйкцйонального пре которогосоединен с выходом первого инобразователя соответственно, первый входтбгратора,ко второму входу которого подсоедйнен со вторым входом третьем ком- ключен выход второго сумматора, вход "мутатбра, с 6 вторйм" входом"в%роРЫком- " которого соединен с выходом пятого коммутатдра, со вторымвходом первого ком" 15 мутатора, выход второго коммутатора нодмутатора,первьгм входом пятого коммутато- ключен ко входу третьего блока умножера и выходом блока памяти, а второйния, вход - с выходом блока управления, первым входом первого интегратора, вторым .Источники информации, принятые во , входом пятого коммутатора, седьмым вхо внимание при экспертизе дом блока памяти, третьим входом третье. Авторское свидетельство СССР го коммутатора, третьим входом второго М 383065, кл, О 06 О 7/34, 1971. коммутатора и третьим входом первого . 2. Авторское свидетельство СССР коммутатора, выход которого подключен Ь 481041, кл. б 06 0 7/34, 1973. Заказ 4080/4Тираж 779 Подписал ППП "Патентф, г, Ужгород, ул, Проектная, 4