Устройство для контроля микропроцессора

011660053 оцз Соту Со 4 ня н,тн:алину РесрГпо делам изобретений и открытий(45) Дата опубликования описания 30.04.79(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МИКРОПРОЦЕССОРА Изобретение относится к области вычислительной техники и может быть использовано для проверки работоспособности и программного обеспечения микропроцессоров.Известны устройства для контроля систем обработки информации, содержащие блоки регистров, блок памяти, блок преобразователей кода, блоки совпадения кодов, блок адресного опроса и логический блок управления, и выполняющие функции формирования кодов адресов и данных для ввода в контрольную систему и последующего анализа правильности ее реакций 111.Недостаток этих устройств заключен в их сложности, обусловленной большим объемом памяти, необходимой для хранения всех исполненных команд проверки.Наиболее близким к данному по сущности технического решения является устройство для контроля, содержащее блок индикации, блок управления, первый выход которого подключен к управляющим входам блока формирования адресов и блока формирования данных, управляющие выходы которых соединены с соответствующими входами блока управления, соединенного вторым выходом с блоком ввода, выход которого и информационный выход блока формирования адресов подключены к соответствующим входам блока буфернойпамяти, первый выход которого подключенк первому входу блока формирования данных, второй вход и выход которого явля 5 ются первым входом и выходом устройства 121,Недостаток этого устройства состоит втом, что определение неисправности требует большого интервала времени. Это обус.10 ловлено тем, что индикация осуществляется только для последнего временного такта. Поскольку специфика микропроцессоратребует для анализа места и характера неисправности знания состояния объекта15 контроля на предшествующих тактах, аиногда оказывается полезным и состояниена нескольких последующих тактах, тореализация этих условий требует большихзатрат времени.20 Целью изобретения является сокращениевремени определения неисправностей.Поставленная задача достигается тем,что в устройство введены блок памяти,блок регистров условий запуска и схема25 сравнения условий запуска, причем входысхемы сравнения условий запуска подключены соответственно к выходу блока регистров условий запуска, входом соединенного с третьим выходом блока управления,ЗО и выходу блока формирования данных, выход схемы сравнения условий запуск;. подключен к управляющему входу блока индикации, информационный вход которого соединен с выходом блока памяти, входы которого подключены соответственно ко второму выходу блока буферной амяти, выходу блока формирования данных и второму входу устройства.На чертеже представлена блок-схема устройства, содержащая блок 1 управления, блок 2 формирования адресов, елок 3 формирования данных, блок 4 ввода, блок 5 буферной памяти, блок б регистров условий запуска, блок 7 памяти, схема сравнения 8 условий запуска, блок индикации 9 и контролируемый микропроцессор 10.Блок 1 управления служит для хранения и отработки программы испытаний и выполняет также функции синхронизации и управления по отношению к другим блокам устройства. Блок 2 формирования адресов содержит регистры и схемы сравнения и служит для формирования адреса быстродействующего блока 5 буферной памяти, где хранятся тесты и ответные реакции контролируемого микропроцессора 10. По командам, выдаваемым из блока 1, содержимое адресного регистра блока 2 может быть уменьшено, увеличено, сдвинуто на 1 разряд или изменено другим образом. Блок 3 формирования данных содержит регистры и схемы сравнения и служит для выдачи входных последовательностей (инструкций и операндов) в контролируемый микропроцессор 10, полученных пз блока 5 и (или) модифицированных в соответствии с командами из олока 1, Блок 3, кроме того, анализирует реакции контролируемого микропроцессора 10 с эталонными реакциями и при обнаружении расхождений выдает сигналы в блок 1, Блок 4 ввода служит для ввода информации в блок 5 буферной памяти. Блок памяти служит буферным накопителем для блока индикации 9, который индицирует информацию, содержащуюся в блоке 7. Эта память может быть организована, например, в виде массива сдвиговых регистров, разрядность которых соответствует максимальному числу слов, индпцирусмых в блоке 9.Устройство работает следующим образом,Блок 2 формирует адрес ячейки блока 5, содержимое которой через блок 3 поступает в контролируемый микропроцессор 10. Ответные реакции поступают обратно в блок 3. Одновременно информация из блока 5, а также информация, поступающая в микропроцессор 10 и выдаваемая им, фиксируется в блоке 7 памяти и выдается на 10 15 "0 Зо 35 40 45 50 55 60 индикацию в блок 9. При этом, поскольку скорость выдачи сло в микропроцессор 10 достаточно высока, на блоке 9 организуется так называемый плывущий кадр, обеспечивающий последовательный сдвиг индицируемых слов, например, снизу вверх при появлении на входе каждого нового слоа,В регистры условий блока б из блока 1 введены условия, при которых производится блокировка ввода информации в блок 7 памяти, после чего сдвиг строк прекращается и на экране блока 9 оказывается доступным для визуального контроля все множество слов, непосредственно предшествовавших выдаче сигнала блокировки, включая слово, на котором блокировка произошла,Аналогично, если блок 3 зафиксирует нарушение в работе микропроцессора 10, сообшит об этом в блок 1, который примет решение об остановке испытаний. то на вход блока 7 перестанут поступать данные, а на экране блока 9 будет представлено последнее введенное слово вместе с набором предшествующих ему слов в порядке их поступления в микропроцессор,Таким образом, устройство обеспечивает вывод заданного множества слов контрольного теста, обеспечивающих возможность проведения анализа состояния микропроцессора и определения характера его неисправности,Формул а изобретенияУстройство для контроля микропроцессора, содержащее блок индикации, блок управления, первый выход которого подключен к управляющим входам блока формирования адресов и блока формирования данных, управляющие выходы которых соединены с соответствующими входами блока управления, соединенного вторым выходом с блоком ввода, выход которого и информационный выход блока формирования адресов подключены к соответствующим входам блока буферной памяти, первый выход которого подключен и первому входу блока формирования данных, второй вход и выход которого являются первым входом и выхо. дом устройства, отличающееся тем, что, с целью сокращения времени определения неисправностей, в устройство введены блок памяти, блок регистров условий запуска и схема сравнения условий запуска, причем входы схсмы сравнения условий запуска подключены соответственно к выходу блока регистров условий запуска, входом соединенного с третьим выходом блока управления и выходу блока формирования данных, выход схемы сравненияСоставитель В. Вертлибехред Н. Строганова Корректор Е, Угроватов едактор С. Рав каз 56879 Изд. М 265 Тираж 779 ПодписноеНПО Государственного комитета СССР по делам изобретений и открытий113035, Москва, )К, Раушскан паб., д. 4/5 ография, пр, Сапунова условий запуска подключен к управляющему входу блока индикации, информационный вход которого соединен с выходом блока памяти, входы которого подклю,ены соответственно ко второму выходу блока буферной памяти, выходу блока формирования данных и второму входу устройства,Источники информации ринятыс во внимание при экспсртизс1. Авторское свидетельство5 ЛЪ 347739, кл. С 05 В 23/02, 1970. 2. Авторское свидетельство Ло 498619, кл. й 06 Р 11/00, 1974,