Измерительный преобразователь частоты импульсов в код

ИАТЩ ДР.1 ивтф,.4,ощ 657610 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскик Социвлистическик Республик(61) В. 12/24 Государственный комитет СССР по делам изобретений н открытий(71) заявитель 4) ИЗМЕРИТЕЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ В КОД Изобретение относится к областирадиоизмерений.Известен измерительный преобразователь частоты сигнала в код, состоящий из счетчика импульсов измеряемой 5частоты, трех счетчиков эталоннойчастоты, четырех схем И и схемы переноса содержимого счетчиков в арифметическое устройство. Код частоты,передаваемый в арифметическое устрой фство, содержит сумму целого количества периодов измеряемой частоты К, зафиксированную за интервал опроса всчетчике импульсов измеряемой частоты, сумму периодов эталонной частоты, зафиксированную в счетчике Иза время от начала интервала опросадо прихода первого импульса измеряемой частоты и сумму периодсв эталонной частоты, зафиксированную в счет- вочиках И или В за время мещупоследним импульсом из.,еряемой частоты и концом интервала опроса 1Однако такой перобразователь необеспечивает достаточного быстродействия из-за необходимости дополнительных расчетных операций при из-,мерении девиации частоты,Наиболее близким по техническойсущности к данному изобретению 30 является преобразователь, содержащийгенератор опорной частоты, один выходкоторого, соединен с первыми входамидвух логических элементов И, второйвход одного из которых подключенфкпрямому выходу первого управляющеготриггера, а второй вход второгоиз которых соединен с инверсным выходом второго управляющего триггера,прямой выход которого соединен содним входом третьего логическогоэлемента И, второй вход которого соединен с датчиком частоты, а выходсо входом счетчика измеряемой частоты и первым входом первого из-управляющих триггеров, вторые входы которых соединены со вторым выходомгенератора опорной частоты, первыйсчетчик опорной частоты, вход которого подключен к выходу второго из логических элементов И, а входы раз"рядов через блок передачи двоичногокода соединены с выходами раз 1.ядоввторого счетчика опорной частоты,один вход которого соединен с выходомпервого логического элемента И, авторой вход которого через первыйэлемент задержки соединен со вторымвходом блока передачи двоичногокода и со вторым входом второго эле"мента задержки, выход второго элемента задержки-с выходами счетчика измеряемой частоты и первого счетчика опорной частоты,Однако этот преобразователь также не обеспечивает достаточного быстродействия, 5Целью изобретения является увеличение быстродействия. Это достигается тем, что в предлагаемый преобразователь введены 10дополнительный триггер, блок восстановления константы, дополнительныелогический элемент И и элемент задержки и логический элемент ИЛИ,входы которого соединены с выходами 15первого и второго логических элементов И, первый вход дополнительного триггера подключен ко второмувыходу генератора опорной частоты,а второй вход соединен с выходомсчетчика измеряемой частоты, причемвыход дополнительного триггера соединен с первым входом дополнительного логического элемента И, второйвход которого подключен к выходутретьего из логических элементов И,а выход дополнительного логическогоэлемента И подключен непосредственнок первому входу второго управляющеготриггера и через дополнительный элемент задержки ко входу блока восстановления константы, выходы которогопоразрядно подключены ко входамсчетчика измеряемой частоты,20 Преобразователь содержит генератор опорной частоты 1, датчик частоты 2, упраляющие триггеры 34, логические элементы И 5,6,счетчик измеряемой частоты 7, первый счетчик опорной частоты 8, второй счетчик опорной частоты 9, логический элемент И 10, дополнительный триггер 11, элементы задержки 12,13, дополнительный элемент задержки 14, блок передачи двоичного кода 15, дополнигельный логический элемент И 16, блок восстанонления константы 17, логический элемент ИЛИ 18. Выходной сигнал снимается с выхода 19Принцип работы преобразователя заключается н следующем.Перед началом работы в счетчик 7 заносится константа, равная обратному двоичному коду числа, равного произведению нулевой частоты датчика на период опроса, увеличенному на еди- ницу. Генератор опорной частоты 1 вырабатывает синхронизированные частоты Еои и Езя (Гоп-частота опроса, й- частота заполнения)причемэопизм 60 Ка чертеже показана структурная 35электрическая схема предлагаемогопреобразователя. Импульсы частоты опроса пс 1 с.тупают на входы триггеров 3,4,11, устанавливая их в следующее положение: тригге ры 3 и 4 открывают логические элементы И 5,6, а триггер 11 закрывает логический элемент И 16, В ре. - зультате в счетчик 8 поступают импульсы заполняющей частоты до тех пор, пока через логический элемент И б не поступит первый импульс измеряемой частоты, который переводит триггер 4 в положение, когда логический элемент И 5 станет закрытым для прохождения импульсон заполняющей частоты Первый импульс измеряемой частоты одновременно с переключением триггера 4 заносится в счетчик 7, который будет суммировать и все последующие импульсы измеряемой частоты, вплоть до появления импульса переполнения, который произведет сброс в 0 счетчика 9, через элемент задержки 13 передаст параллельным кодом содержимое счетчика 8 в счетчик 9, и через элемент задержки 12 сбросит в 0 счетчик 8. Этот же импульс переполнения устанавливает триггер 11 н состояние, открывающее логический элемент И 16 для прохождения импульса измеряемой частоты. Следующий за импульсом переполнения импульс измеряемой частоты поступает в счетчик 7 и через логический элемент И 16 переключает триггер 3. в состояние, когда логический элемент И б закрыт для прохождения импульсов измеряемой частоты, а логический элемент И 10 открыт для прохождения в счетчик 9 опорной частоты. Этот же импульс, пройдя через логический элемент И 16, элемент задержки. 14 и через блок восстановления константы 17, вновь устанавливает в счетчике 7 константу. Счетчик 9 будет суммировать импульсы заполняющей частоты до тех пор, пока не поступит следующий импульс. С приходом этого импульса триггер 3 запирает логический элемент И 10 и в счетчике 9 Фиксируется двоичный код, однозначно определяющий значение относительной девиации измеряемой частотык:Аоп изюгде И - код числа;й - частота датчика, соответствующая нулю измеряемого параметра;Еи, - текущее значение частоты датчика,Для обеспечения устойчивой работы: величины задержек элементов задержки 12-14 должны выбираться из условиярезультата преобразования для отсчета в единицах параметра измеряемой величины в устройстве предусмотрено выведение на линеаризатор последовательности импульсов опорной частоты с логических элементов И 5,10 через логический элемент ИЛИ 18.Преобразователь позволит выделить полезную часть измеряемого сигнала и получить ее в кодовой форме или в виде импульсной последовательности,10Формула изобретенияИзмерительный преобразователь частоты импульсов в код, содержащин генератор опорной частоты, один выход которого соединен с первыми входами двух логических элементов И, второй вход одного из которых подключен к прямому выходу первого управляющего триггера, а второй вход второго из которых соединен с инверсным выходом второго управляющего триггера, прямой выход которого соединен с одним входом третьего логического элемента И, второй вход 28 которого соединен с датчиком частоты, а выход - со входом счетчика измеряемой частоты и первым входом первого иэ управляющих триггеров, вторые входы которых соединены со 30 вторым выходом генератора опорной частоты, первый счетчик опорной частоты, вход которого подключен к выходу второго из логических элементов И, а входы разрядов через блок пере дачи двоичного кода соединены с выходами разрядов второго счетчика опорной частоты, один вход которого соединен с выходом первого логического элемента И, а второй вход которогочерез первый элемент задержки соединен со вторым входом блока передачидвоичного кода и со входом второгоэлемента задержки, выход второгоэлемента задержки соединен с выходамисчетчика измеряемой частоты и пер-вого счетчика опорной частоты,о т л и ч а ю щ и й с я . тем, что,с целью увеличения быстродействия,в него введены дополнительный триггер, блок восстановления константы,дополнительные логический элементИ и элемент задержки и логическийэлемент ИЛИ, входы которого соединены с выходами первого и второгологических элементов И, первый входдополнительного триггера подключенко второму выходу генератора опорнойчастоты , а второй вход соединен свыходом счетчика измеряемой частоты,причем выход дополнительного триггера соединен с первым входом дополнительного логического элемента И,второй вход которого подключен квыходу третьего из логических элементов И, а выход дополнительндгологического элемента И подключен непосредственно к первому входу второго управляющего триггера и черездополнительный элемент задержкико входу блока восстановления константы, выходы которого поразрядноподключены ко входам счетчика измеряемой частоты.Источники информации, принятыево внимание при экспертизе1. Касаткин А.С. Автоматическаяобработка сигналов частотных датчиков, М., Энергияф, 1966, с.55-61,2. Заявка Франции Р 2222805,кл. Н 03 К 21/36, 22.11,74,