Счетчик с коррекцией ошибок

, Кл.03 К 23102 исоединением заявки Ле ударствеиньЮ комитет СССР вв делам изобрвтенвй и открытия(0 88, Дата опубликования описания 09,04,79, Н. Жирабок, Б. одкопаев 71 Ленинградский ордена Ленина электротехническиинститут им. В, И. Ульянова (Ленина) те РРЕКБИЕЙ ОШИБОКИзобретение относится к цифровым пересчетным устройствам, предназначеннымдля устройств синхронизации, управленияи деления частоты хранителей времени.Известен кольцевой счетчик с коррекцией ошибок, содержащий регистр сдвига, элемент И и два элемента ИЛИ.При возникновении в результате сбояв регисгре сдвига нулевого состоянияустройство коррекции установит его вначальное состояние Щ .Недостатком этого устройства является то, что в нем исправляются толькосбои, и коррекция происходит с потерейфазы счета, т.е. после коррекции состояния регистра будут отличаться от истинного,Известен также кольцевой счетчик,содержащий регистр сдвига, дешифратори элемент ИЛИ, один вход которого со- .единен с выходом дешифратора, входыкоторого соединены с выходами регистра сдвита, выход которого соединен сего входом, часть входов установки в"0" разрядов регистра сдвита соединенас выходом элемента ИЛИ, второй входкоторого соединен с шиной установки исо входами установки в О" остальныхразрядов регистра сдвига 2,Коррекция сбоев в этом устройствеосуществляется за счет того, что вовсех его циклах имеются состояния, укоторых значения определенных разрядоводинаковы для всех циклов. Эти разрядыдешифрируются и используются для установки других разрядов в определенное состояние, соответствующее рабочему циклу.Недостатком устройства является то,что в нем исправляются только сбои, икоррекция происходит с потерей фазы чета.Белью изобретения является полие коррекции сбоев и части откотери фазы счета.Поставленная цель достигаетсято в счетчике с коррекцией ошибоержашем регистр сдвига, дешифратоэлемент ИЛИ, первый вход которог.О 0 О О О О О 0 0 0 О О О О О единен с выходом дешифратора, входы которого соединены с выходами регистра сдвига, введены два дополнительных элемента ИЛИ и мажоритарный элемент, выход Которого соединен со входом регистра 5 сдвига, а входы - с выходами элементов ИЛИ, входы дополнительных элементов ИЛИ и остальные входы элементов ИЛИ соединены с соответствующими выходами дешифратора. 1 ОНа чертеже представлена функциональная схема устройства.Устройство содержит регистр 1 сдви. га, элементы ИЛИ 2-4, мажоритарный элемент 5, дешифратор 6, тактовую ши И ну 7.Выходы регистра 1 сдвига соеди наны со входами дешифратора 6, выходы которого соединены со входами элеменчов ИЛИ 24, выходы которых соедине ф ны со входами мажоритарного элемента 5, выход которого соединен со входом регистра 1 сдвига.Входы элементов ИЛИ 2-4 подсоединены к выходам дешифратора 6 таким образом, что на их выходах появляются единичные потенциалы только в том слуПри появлении неправильного значения в некотором разряде регистра 1 изза сбоя или при однократном отказе в дешифраторе 6 или схемах ИЛИ 2на выходе одного из элементов ИЛИ появиъся неправильный сигнал, два остальных алемента ИЛИ сохраняют правильные и одинаковые сигналы на своих выходах. В изйе на выходе мажоритарного алечае, когда в регистре 1 сдвига установлено состояние, непосредственно предшествующее состоянию с единицей в первом разряде, для всех остальных состояний регистра сдвига, на выходах элементов ИЛИ 2-4 присутствует нулевой потенциал.Полный рабочий цикл счетчика привден в таблице, из которой следует, что на первый разряд регистра 1 должна заводиться единица в следующем такте, если в настоящем такте в регистре 1 установлено одно из состояний О,. 7, 9.Рассмотрим состояние О. дешифратор 6 устроен так, что на трех определенных выходах его, заводимых на входы элементов ИЛИ 2-4, появляются единичные сигналы только в том случае, когда в регистре 1 установлено состояние О, для всех остальных состояний регистра 1 указанные выходы имеют нулевые сигналы. При атом указанные выходы соединены с разными разрядами регистра 1 так, что при искажении одного из разрядов регистра 1 искажается только один выход,Пля состояний 7, 9 регистра 1 все получается аналогичным образом,мента 5 появится правильный сигнал, который в следующем такте установит в правильное состояние первый разряд ре гистра 1. Аналогичная ситуация произойдет в следующем тахте. Таким образом, не более чем за десять тактов в регистре 1 установится правильное состояние, которое там должно быть при отсутствии Эсбоя или отказа.6В предложенном устройстве исправляются одиночные сбои в регистре сдвигаили однократные отказы в дешифраторе 6или в элементах ИЛИ 2-4,Аналогично можно построить цень коррекции для устранения 1-кратных сбоев,В этом случае мажоритарные элементы 5будут иметь 21 + 1 входов, а количество элементов ИЛИ будет равно также 21 + 1,1 ОФормула изобретенияСчетчик с коррекцией ошибок, содержащий регистр сдвига, дешифратор и эле мент ИЛИ, первый вход которого соединен с выходом дешифратора, входы которого соединены с выходами регистра сдвига, о т л и ч а ю ш и й с я тем, что, с целью получения коррекции сбоев и части отказов без потери фазы счета, в него введены два дополнительных элемента ИЛИ и мажоритарный элемент, выход которого соединен со входом регистра сдвига, а входы - с выходами элементов ИЛИ, входы дополнительных элементов ИЛИ и остальные входы элементов ИЛИ соединены с соответствующими выходами дешифратора. Источники информации, принятые вовнимание при,экспертизе1, Патент Японии % 47-16357,кл. Н 03 К 23/06, 1972,2. Патент С 1 ПА Ио 3555249,кл, Н 03 К 23/021 1971.Составитель Раков Редактор И, Марховская Техред Э, Чужик Корректор П. Макаревич Заказ 155 1/48 Тираж 1059 ПодписноеЦНИИ ПИ Государственного комитета СССРпо делам изобретений и открытий113035 Москва, Ж, Раушская наб., д. 4/5Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4