Цифровой фильтр

(и 1649126 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сеюз Сееетевах Сециаднетичееках Рвепубимнолнительное к авт, саид-вуЗаявлено 09,03.77 (21),2461756 03 Н 7/12 06 Г 7/38 рстаеннни кониСССРлан нзобречении открьлнй по 681,323 (088.8) Опубликовано 250279, Бюллетень % Дата опубликования описания 2502.А.Алпатов Рязанский радиотехнический инсти аявите 4) ЦИФРОВОЙ ФИЛЬТР ьтр, соодов, вывходам атора, первыми выходыез ам матричторого чер к входу мматора и ка элеменвходы кос присоединением заявк(23) ПриорнтетИзобретение относится к радиотехнике и может использоваться при обработке в реальном масштабе времени радиолокационных и гидроакустических сигналов.Известен цифровой Фильтр, содержащий счетчик числа периодов, выходы которого подключены к входам первого накапливающего сумматора, выходы которого соединена с первыми входами блоков элементов И, выходы которых подключены к входам матричного умно- жителя, выход которого через регистр памяти подключен к входу второго накапливающего сумматора и второму входу первого блока элементов И, третий и четвертый входы которого соединены соответственно с дополнительным входом второго блока элементов И и выходом первого блока памяти, первый вход которого соединен свходом преобразователя код-аналоги выходом второго накапливающегосумматора, к соответствующим входам которого подключен дополнительный выход первого накпливающего сумматора, дополнительный вход которого соединен с входом первого .счетчика адреса, выход которогочерез второй блок памяти подключен к второму входу второго блока элементов И, а дополнительный вход второго накапливающего сумматору соединен с входом счетчика числа периодов и соответствующим входом первого накапливающего сумматора 111 .Однако известное устройство обладает низким быстродействием в ре" жиме Фильтрации, что не позволяет фильтровать относительно широкопо. лосные сигналы.Цель изобретения - повышение быст родействияДля этого в цифровой Филдержащий счетчик числа периходы которого подключены кпервого накапливающего суммвыходы которого соединены свходами блоков элемейтов И,которых подключены к входного умножителя, выход корегистр памяти подключенвторого накапливающего сувторому входу первого блотов И, третий и четвертыйторого соединены соответственно с дополнительным входом второго блока элементов И н выходом первого блока памяти, первый вход которого соедине с входом преобразователя код-аналого н выходом второго накапливающегосумматора, к соответствующим входам которого подключен дополнительный выход первого накапливающего .сумматора, дополнительный вход которого соединен с входом первого счетчика адреса, выход которого через второй блок памяти подключен к второму вхо- а ду второго блока элементов И, а дополнительный вход второго накаплива" ющего сумматора соединен с входом счетчика числа периодов и соответствующим входом первого накапливающего 10 сумматора, введены два дополнительных блока памяти, второй, третий и четвертый счетчики адреса и комбинационный сумматор, к входам которого подключены выходы дополнительных блоков р памяти входа которых соединены соответственно с выходами второго и третьего счетч"ков адреса, при этом выход четвертого счетчика адреса подключен к второму входу первого блока памяти, а выход комбинационного сумматора соединен с третьим входом второго блока элементов И,причем выход первого дополнительного блока памяти подключен к дополнительному входу второго дополнительного блока памяти.Иа чертеже представлена структурная электрическая схема предложенного устройства,Цифровой фильтр содержит счетчик1 числа периодов, выходы которогоподключены к входам первого накапливающего сумматора 2, выходы которого соединены с первыми входамиблоков элементов И 3,4, выходы которых подключены к входам матричного умножителя 5, выход которогочерез регистр 6 памяти подключенк входу второго накапливающего сумматора 7 и второму входу первогоблока элементов И 3, третий и четвертый входы которого соединенысоответственно с дополнительным входом второго блока элементов И 4и выходом первого блока памяти 8,первый вход которого соединен свходом преобразователя код-аналог 9и выходом второго накапливающегосумматора 7, к соответствующим входам которого подключен дополнительный выход первого накапливающегосумматора 2, дополнительный входкоторого соединен с входом первогосчетчика адреса 10, выход которогочереЗ второй блок памяти 11 подключен к второму входу второго блокаэлементов И 4, а дополнительный входвторого накапливающего сумматора 7соединен с входом счетчика 1 числапериодов и с соответствующим входомпервого накапливающего сумматора 2,введенные два дополнительных блокапамяти 12,13, второй, третий и четвертый счетчики адреса 14,15,16 чкомбинационный сумматор 17, к входамкоторого подключены выходы дополнительных блоков памяти 12,13, входы которых соединены соответственно с выходами второго и третьего счетчиков адреса 14,15, при этом выход четвертого, счетчика адреса 16 подключен к второму входу первого блока памяти 8, а выход комбинационного сумматора 17 соединен с третьим входом второго блока элементов И 4 причем выход первого дополнительного блока памяти 12 подключен к дополнительному входу второго дополнительного блока памяти 13.Работа устройства разделяется на два режима:а) генерирование весовых коэффициентов;б) фильтрация.Так как весовая функция симметрична, то в блоке памяти 8 весовых коэффициентов хранится только ее половина, т.е. Я+1 отсчетов . Учитывая, что входные отсчеты, симметрично расположенные относительно среднего умножаются на один и тот же весовой коэффициент, появляется возможность увеличения вдвое быстродействия устройства путем введения их предварительного суммирования, Это удается сделать практически без увеличения требуемой аппаратуры, применяя новый способ адресации в блоках памяти 12 и 13 отсчетов входного сигнала, не требующий постоянной перезаписи отсчетов. Устройство в режиме фильтрации осуществляет операцию свертки отсчетов входного сигнала и соответствующих им весовых коэффициентов в видеМп=О-и 1-2 м+и) "и+ 9-м"мПервые И отсчетов входного сигнала располагаются в блоке памяти 13, а последние И+1 - в блоке памяти 12, причем расположение текущих отсчетов в памяти не является фиксированным, а изменяется от цикла к циклу.Вычислительный такт начинается со считывания крайних симметричных отсчетов входного сигнала и соответствующего отсчета весовой функции, хранящихся по адресам, установленным на счетчиках адресов 14,15 и 16,. Далее отсчеты входного сигнала суммируются на комбинационном сумматоре 17 и сумма умножается на матричном умножителе 5 на коэффициентНа блоки элементов И 3 и 4 подается на время фильтрации соответствующий управляющий потенциал, Резуль-. тат умножения записывается в регистр 6 и затем добавляется в накапливающий сумматор 7. Далее с поступлением импульсов на входы счетчиков адресов ,14,15,16 производится изменение их состояния и описанная процедура по" торяется.649126 Формула изобретения Заказ 576/53Подписное ЦНИИПИТираж 1059 В М+1 вычислительном такте текущего цикла включается сигнал, запрещающий считывание из блока памяти 13.После изменения состояния счетчиков адресов 14,15,16 Хм отсчет одновременно с умножением на Изаписывается в блок памяти 13 по адресу б отсчета М и, т.е. того отсчета, который должен быть отброшен. Далее в этом же цикле одновременно с суимйровайием в накапливающем сумматоре 7, в блок памяти 12 по адресу отсчета 10 Х, м записывается новый отсчетвходного сигнала. Этим заканчивается цикл работы устройства, В начале следующего цикла производится обнуление накапливающего сумматора 7 и 15 изменение состояний счетчиков адреса 15 и 16, На первом такте состояние счетчика адреса 14 остается неизменным по отношению к последнему такту предыдущего цикла. Далее все операции аналогичны вышеописанному циклу. Заметим,что счетчики адреса 14 и 16 считают по щаД (М+1), а"четчик адреса 15 по щод (М) . Цифровой фильтр, содержащий счетчик числа периодов, выходы которого подключены к входам первого накапливающего сумматора, выходы которого соединены с первыми входами блоков элементов И, выходы которых подключены к входам матричного умножителя, выход которого через регистр памяти подключен к входу второго накапливающего сумматора и второму входу первого блока элементов И, третий и четвертый входы которого соединены соответственно с дополнительным входомвторого блока элементов И и выходомпервого блока памяти, первый входкоторого соединен с входом преобразователя код-аналог и выходом второгонакапливающего сумматора, к соответствующим входам которого подключендополнительный выход первого накапливающего сумматора, дополнительныйвход которого соединен с входом первого счетчика адреса, выход которогочерез второй блок памяти подключенк второму входу второго блока элементов И, а дополнительный входвторого накапливающего сумматорасоединен с входом счетчика числапериодов и соответствующим входомпервого накапливающего сумматора,о т л и ч а ю щ и й с я тем, что,с целью повышения быстродействиявведены два дополнительных блокапамяти, второй, третий и четвертыйсчетчики адреса и комбинационныйсумматор, к входам которого подключены выходы дополнительных блоков,памяти, входы которых соединены соответственно с выходами второго итретьего счетчиков адреса, при этомвыход четвертого счетчика адресаподключен к второму входу первогоблока памяти, а выход комбинационного сумматора соединен с третьим входомвторого блока элементов И, причемвыход первого дополнительного блокапамят, подключен к дополнительномувходу второго дополнительного блокапамяти. Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР Р 516043, кл. Ст 06 Г 15/36, 1974. Филиал ППП Патент, г.ужгород,ул.Проектная,4