Декодирующее устройство для четверичного помехоустойчивого кода

О П И С А Н И Е (и 642861ИЗОБРЕТЕН ИЯ Союз Советскнх Соцнапнстнческих Респубпнк(23) Пряорктет Опубликовано 15.01.79.Бюллетень2 ввударвтввнный комитет СССР во делам иэобрвтвив и открытийДата опубликования описания 18.01,7 В. И К. хов. Семенов,72) Авторы яаобрет Государственный институт по проектяроввнкю я ксслецовательскнм работам в нефтяной ттромышаениостя фГяпровостохнафть 71) Заявитель 4) ДЕКОДИРУЮШЕЕ УСТРОЙСТВО ДЛЯ ЧЕТВЕРИЧН ПОМЕХОУСТОЙЧИВОГО КОДА Изобретение отдачи и приема диможет быть исполлемеханики, в авмах управленияин о мации а так носится к технике перескретной информации иьзовано в. устройствах тетоматизированных систеддя приема и обработкиф р, же в технике связи,Известно декодирующее устройство, обеспечивающее выявление и частичное исправление ошибок в сообщении, передаваемомкодом с основанием пт) 11).Однако известное декодирующее устрой- таство обладает недостаточно высокой способностью обнаружения и исправления ошибокв кодовой комбинации,Наиболее близким техническим решениемя 1 аляется декодируюшее устройство для четверичного помехоустойчивого кода, содержащее последовательно соединенные блокфильтров и блок элементов ИЛИ, а такжелогический блок эквивалентности, выходыкоторого подключены к соответствуюшимвходам блока совпадения и блока для об- Онаружения ошибок, к управляющему входукоторого подключен соответствуюший выход блока фильтров через распределитель,и элементы И 21. Однако декодирующее устройство для четверичного помехоустойчнвого кода име. ет недостаточно высокую способность исправления ошибок в кодовон комбинации.Целью изобретения является повышение верности декодирования.Для этого в декодирующее устройство для четверичного помехоустойчивого кода, содержащее последовательно соединенные блок фильтров и блок элементов ИЛИ, а также логический блок эквивалентттости, выходы которого .подключены к соответствующим входам блока совпадения и блока обнаружения ошибок, к управляющему входу которого подключен соответствуюший выход блока фильтров через распределитель, и элементы И, дополнительно введены регистр исходного кода и регистр предсказания, при этом одни выходы распределите. ля через первые элементы И, к другим вхо. дам которых подключен первый выход бло. ка элементов ИЛИ, к соответствующим вхо. дам регистра исходного кода, а другие вы. ходы распределителя через вторые элемен. ты И, к другим входам которых подключен второи выход блока элементов ИЛИ, под ключены и соответствуюцтим входам р.гистра предсказания, причем 1-ый выход регистра исходного кода и (1-1)-й выход регистра предсказания подключены к парафазным входам ( - 1) -го разряда логического блока эквивалентности, а каждый выход блока совпадения подключен к соответствующим счетным входам регистра исходного кода и регистра предсказания.На фиг. 1 приведена структурная электрическая схема устройства; на фиг. 2 временная диаграмма четверичного помехоустойчивого кода.Декодируюгцее устройство для четверичного помехоустойчивого кода содержит последовательно соединенные блок 1 фильтров и блок 2 элементов ИЛИ, а также логический блок эквивалентности 3, выходы которого подключены к соответствующим входам блока совпадения 4 и блока обнаружения ошибок 5, к управляющему входу которого подключен соответствующий выход блока 1 фильтров через распределитель 6, и элементы И 7 - 7 п; 81 - 8 гп (где и и гп=7), регистр 9 исходного кода и регистр предсказания 10, при этом одни выходы распределителя 6 через первые 7-1 - 7-и элементы И, к другим входам которых подключен первый выход блока 2 элементов ИЛИ, к соответствующим входам регистра 9 исходного кода, а другие выходы распределителя 6 через вторые элементы И 8-1 - 8-п, к другим входам которых подключен второй выход блока 2 элементов ИЛИ, подключены к соответствуюшим входам регистра предсказания 10, причем 1-й выход регистра 9 исходного кода и ( - 1)-й выход регистра предсказания 10 подключены к парафазным входам ( -) -го разряда логического блока эквивалентности 3, а каждый выход блока совпадения 4 подключен к соответствующим счетным входам регистра 9 исходного кода и регистра предсказания 10, Регистр 9 исходного кода собран на триггерах 11-1 - 11-1 с (где =7). Регистр предсказаний 10 собран на триггерах 12-1 - 12-р (где р=7). Блок 1 фильтров содержит фильтры 13 - 16.Декодирующее устройство для четверичного помехоустойчивого кода работает следующим образом,В декодируюшем устройстве для запоминания п-разрядного четверичного помехоустойчивого кода используется два и - разрядных регистра: регистр 9 исходного кода и регистр предсказания 10. Первый разряд кодовой комбинации запоминается триггерами 11-1 и 12-1, второй разряд - триггерами 11-2 и 12-2 и т. д. В исходном состоянии все триггеры обоих регистров находятся в нулевом положении. При поступлении из линии связи на вход декодирующего устройства четверичного помехоустойчивого кода каждый фильтр блока 1 срабатывает только на определенный уровень кодовойкомбинации .1; )г, .); .1 соответственно (см. фиг. 2). Первый разряд кодовойкомбинации передается уровнем ).При поступлении на вход блока 1 сигнала А сработает фильтр 13 и через блок 2элементов ИЛИ подготовит к срабатыванию элементы И 7-1 - 7-п и 8-1 - 8-п(где ии гп=7). Одновременно с выхода фильтра 13О запускается распределитель 6, который открывает элементы И 7-1 и 8-1, переводиттриггеры 11-1 и 12-1 из состояния О всостояние 1. Во втором разряде кодовойкомбинации от уровня .)г сработаетфильтр 14 и подготовит к срабатываниютолько элементы И 7-1 - 7-п.Одновременно с выхода фильтра 14 навход распределителя 6 поступает сигнал,который продвигает распределитель 6 ешена один разряд. При этом открывается ло 20 гический элемент И 7-2 и триггер 11-2 опрокидывается в состояние 1. Третий и четвертый разряды кода передаются уровнем 1Фильтр 15 сработает два раза и продвинетраспределитель 6 еше на два такта вперед,а триггеры 11-3 и 12-3; и 11-4 и 12-4 останутся в состоянии О, В пятом разрядеот уровня .), сработает фильтр 16 и черезблок 2 элементов ИЛИ подготовит к срабатыванию элементы И 8-1 - 8-т и одновременно сдвинет распределитель 6 на одинзо такт. При этом открывается логический элемент И 8-5 и опрокидывает триггеры 12-5в состояние 1.Лналогичным образом происходит запись других разрядов кодовой комбинации.35На выходах триггеров 11-1 - 11-1 (где к=7)получится исходный двоичный код, на базекоторого и создается четверичный помехоустойчивый код,Обнаружение и исправление ошибок происходит следующим образом. Кодовая комка бинация пришла с двумя ошибками. В третьем разряде вместо уровня Ь пришел уровень .1 - первая ошибка, а в пятом разряде вместо уровня Ь. пришел уровень Ь -вторая ошибка. Тогда кодовая комбинацияс ошибками запишется в регистр 9 и в ре 45гистр предсказания 10. Ошибки кодовойкомбинации запишутся в триггеры 1.1-3,11-5 и 12-3. Первая ошибка исправляетсядекодируюшим устройством, С выходовтриггеров 12-2 и 11-3 на логический блокэквивалентности 3 поступают нулевые потенциалы, а на выходах блока эквивалентности 3 появляется сигнал 1. С выходовтриггеров 12-3 и 11-4 на соответствуюшиевходы блока эквивалентности 3 поступаютдва единичных сигнала, и на выходах блока эквивалентности 3 появится также сигнал 1. В результате этого сработает блоксовпадения 4 и через счетные входы опрокинет в противоположные состояния обатриггера 1-3 и 2-3. Аналогичным образом.1 НИИПИ Заказ 7781,54 1 иргж гг.Ке; и;илиа, ППП Га е, г.л о 1 о., ,;. П 6 исправляется ошибка, если вместо уровня 1. придет уровень 11+.Вторая ошибка обнаруживается только декодирующим устройством. С выходов триггеров 12-4 и 11-5 на входы логического блока эквивалентности 3 поступают нулевые потенциалы, а на выходе логического блока эквивалентности 3 получается потенциал, равный 1, который выдается блоком обнаружения ошибок 5 после того, как распределитель 6 своим последним импульсом откроет блок совпадения 4. Аналогичным образом сработает устройство, если вместо уровня 112 кодовой комбинации придет уровень Ц. Все перечисленные ошибки исправляются, если они следуют через разряд в кодовой комбинации. Для исправления и обнаружения ошибки в начале и конце кодовой комбинации предусмотрена закольцованность декодируюшего устройства. Декодируюгцее устройство для четверичного помехоустойчивого кода, содержащее последовательно соединенные блок фильтров и блок элементов ИЛИ, а также логический блок эквивалентности, выходы которого подключены к соответствующим входам блока совпадения и блока обнаружения оцИбок. к мпраВляющемх Входу которого Иодк, ки.соответствующий выход блока фильтров через распределитель, и элементы И, отличаюигееся тем, что, с целью повышения верности 5 декодирования, введеньг регистр исодногокода и регистр предсказания. при этом одни Выходы распределителя через первыс элементы И, к другим входам которых подключен первый выход блока элементов И;1 И, к соответствуюшим входам регистра исходного кода, а другие выоды распределителя через вторые элементы И, к другим входам которых подключен второй выход блока элементов И 1 И, подключены к соответствующим входам регистра предсказания, причем г-й выход регистра исходного кода и 1 - 1) -й выход регистра предсказания подключены к парафазным Входам ( - 1)-го разряда логическо:О Олока энни.валентности, а квжд,Й Выход Ол к соь;1- ДЕИИЯ ПОДКЛЮЧЕН К СООТВЕТСТВМЮгЦИМ ССТ- гсиым входам регистра исходного кода и регистра предсказания.1 сточние информа,ии, ИГ),1 н:,гемание ири эксперт;Вс1. Патент США,х 1 з 330346.,кл. 340146.1, 1967.2. Юргенсон Р. И. 11 ом хоус Оичи ность цифровых систем ис 1 едачи тс.Омс 1 и.Око информаци 1, .Ч., ,-)иергия, 1 71. с. 1 У 2.