Усилитель считывания

(61) Дополнительно 22) Заявлено 05.04.7 1. Кл 6 11 С 7,д 00 при нением Государственный комит(23) Приоритет СССР ло делам изобретений и открытий) Дата опубликовани 2) Автор изобретения инеоки 1) Заявител(54) УСИЛИТЕЛЬ СЧИТЫВАКИ О П И СИЗОБРЕ К АВТОРСКОМУ Изобретение относится к вычислительнойтехнике и может быть использовано при построении интегральных запоминающих устройств,Известен усилитель считывания, который 5выполнен на транзисторах и содержит двапараллельных усилительных каскада, одиниз которых усиливает сигналы малой амплитуды, другой - сигналы большой амплитуды 11. Усилитель предполагает достаточно высокую помехоустойчивость, но достигается она значительным усложнением схемы за счет использования двух паралле,пных каскадов и избыточностью элементов,что отрицательно влияет на надежность усилителя.Наиболее близкий по своей техническойсущности к изобретенюо является усилительсчитывания, содержащий дифференциальный каскад, выход которого подключен к 20первому входу промежуточного каскада,входной каскад, выход которого подключенк первому входу первого промежуточногокаскада, выходной каскад, шины питания иразрешения считывания 2. 25Известный усилитель обеспечивает высокое быстродействие схемы, но за счет присутствия в ней шести источников постоянного тока характеризуется значительнымпотреблением мощности, 39 Вйтэнтно :,: д 1 скак40365 Целью изобретсю;я является сокрадцсппс готребляемой усддлд.дслем мощносгп прпсохранении высокого его быстродействия,Для этого усилитель считывадпдя содержит инвертор, повторитель тока, генераторы тока, разделительные элементы, причем вы. Од первого промежуточного каскада подключен через повторитель тока ко входу выходного каскада, второй вход - через первые разделительные элсмспты ко входу выходного каскада, .срез псрвый генератор тока - к шине питания, а через второй гс псратор тока - к шине разрешения считывания, связанной через дгнвсртор с одним ддз входов дддффсрсддцддалдддого каскад, а через параллельддо вклдочсндддде третдд 1 д гснс 1 датор тока и второй разделительный элемент - со вторым входом второго промежуточного каскада, выход которого соединен со входом выходного каскада, выход которого додд лдочен до второму входу второго промежуточного каскада через третьи разделите,дьные элементы.На чертеже изооражена электрическая схема предлагаемого усилителя.Усилитсль содержит днфферслдцнальный каскад 1, состоящий пз транзистора 2, база которого связана с входом О; запом шающего устройства, и транзистора 3, база ко- ТОрОГО 1 дерез ддддвс 1 этор 4 поди,дючсдда д шдддде60 65 5 разрешения считывания, а также резистор 6, связывающий выход дифференциального каскада - эмиттеры транзисторов 2 и 3 с первым входом первого промежуточного каскада 7 - коллектором транзистора 8.Входной каскад 9 содержит транзистор 10, база которого связана с входом 1 запоминающего устройства, и резистор 11, связывающий выход входного каскада 9 - эмиттер транзистора 10 с первым входом второго промежуточного каскада 12 - коллектором транзистора 13,Выходной каскад 14 содержит выходной транзистор 15, база которого соединена с выходом второго промежуточного каскада 12 - эмиттером транзистора 13 и коллектором 16, база которого связана с базой и коллектором транзистора 17 и выходом первого промежуточного каскада 7 - эмиттером транзистора 8.База выходного транзистора 15 через первые разделительные элементы 18, содержащие последовательно соединенные диоды 19 и 20, подключена ко второму входу первого промежуточного каскада 7 - база транзистора 8, которая через первый генератор тока 21 связана с шиной питания -Еп, а через второй генератор тока 22 - с шиной 5 разрешения считывания, к которой также через параллельно включенный третий генератор тока 23 и второй разделительный элемент - диод 24 подключен второй вход второго промежуточного каскада 12 - база транзистора 13, которая связана через третьи разделительные элементы 25, состоящие из последовательно соединенных диодов 26 и 27, с выходом усилителя - коллектором транзистора 15,Диоды 19, 18, 24, 26, 27 подключены к базам транзисторов 8 и 12 полярностью, соответствующей полярности базовых областей упомянутых транзисторов 8, 12 относительно их эмиттеров или коллекторов,Усилитель считывания работает следующим образом.В паузе между считываниями транзистор 13 второго промежуточного каскада закрыт, а транзистор 8 первого промежуточного каскада 7 находится в активном режиме, определяемом постоянным током генератора тока 21 (1 21), который распредсляется между входом транзистора 8 первого промежуточного каскада и первыми разделительными элементами 18 на базу транзистора 15 выходного каскада 14. Коэффициент передачи повторителя тока 28 равен единице, Поэтому входной ток повторителя тока 28 - айвз(1+р) равен току 1 г, - Увв в цепи первых разделительных элементов 18, т, е. 1 вз (1+) =Уг 1 айвз откуда 1 вв = ", где айвз - базовый ток2+Втранзистора 8 первого промежуточного10 15 20 25 30 35 40 45 50 55 каскада 7, а Р - коэффициент усиления по току тр а изистор а 8.Поэтому общее потребление усилителя в паузе между считываниями не превышает (2 1 г), уровень напряжения при этом на базе транзистора 15 выходного каскада 14 равен Увв+ыв - и - багз, чем обеспечивается надежное закрытое состояние транзистора 15.При считывании на шине 5 разрешения формируется уровень логической 1, открывается транзистор 13 второго промежуточного каскада 12 через управляемый импульсом разрешения третий генератор тока 23 и увеличивается входной ток транзистора 8 первого промежуточного каскада 7 через управляемый импульсом разрешения второй генератор тока 22 так, что входные токи транзисторов 8 и 13 промежуточных каскадов 7, 12 становятся одинаковыми. Разделительный элемент 24 при этом закрыт.Инвертор 4 формирует на входе транзистора 3 дифференциального каскада 1 логический О.Усилитель отрабатывает разность потенциалов между входами О и 1 запоминающего устройства. В зависимости от того, на каком входе более высокий уровень напряжения, открывается транзистор 16 повторителя тока 28 или транзистор 14 выходного каскада 14. При равенстве потенциалов на входах О или 1 токи через транзисторы 8, 13 равны, и транзистор 16 обеспечивает закрытое состояние транзистора 15, чем исключается возможность появления помех на выходе при переходных процессах в запоминающем устройстве.Уровень выходного напряжения на выходе усилителя - коллекторе транзистора 15 при наличии более высокого уровня напряжения на входе входного каскада 9, чем на входе О дифференциального каскада 1, определяется разницей Сэвг+ Уаы 4 - Сгв -- Уг и может при необходимости задаваться в пределах 0,1 - 0,3 В.При наличии более высокого уровня напряжения на входе 0 дифференциального каскада 1, чем на входе 1 входного каскада 9, напряжение на базе транзистора 15 определяется из выражения Уэвв+ + эб 1 в У 1 в - Угз которое аналогично Вышеприведенному выражению для определения напряжения в паузе между считываниями.Согласование входного сопротивления усилителя с выходным сопротивлением запоминающего устройства и ограничение то. ков при переходных процессах считывания обеспечивают резисторы 6 и 11 соответственно дифференциального 1 и входного 7каскадов.После прекращения импульса разрешения считывания (формируется уровень логического О) прекращаются токи от вто640365 Вкаа,рого 22 и третьего 23 генераторов тока, на выходе инвертора 4 формируется уровень логической 1, рассасываются накопленные заряды из базы транзистора 13 второго промежуточного каскада 12 через разделительный элемент 24, чем обеспечивается быстрое прекращение тока через транзистор 13 второго промежуточного каскада 12,Если паузе между считываниями предшествовало открытое состояние транзистора 15 выходного каскада 14, т. е. более высокий уровень напряжения был на входе 1 входного каскада 9, эффективное рассасывание зарядов, накопленных в базе транзистора 15, происходит за счет того, что весь ток генератора 21 идет в базу транзистора 8 первого промежуточного каскада 7 (обратная связь через первые разделительные элементы 18 не работает), усиливается в Р раз транзистором 8 и обеспечивает эффективное рассасывание заряда таким же током из базы транзистора 15 выходного каскада 14.Таким образом обеспечивается быстрый переходной процесс рассасывания накопленных зарядов базы транзистора 15 выходного каскада 14 при незначительном потреблении тока (2 1) в паузе между считываниями, высокая линейность и помехоустойчивость в широком диапазоне питания и температур.Использование обратных связей через первые 18 и третьи 25 разделительные элементы обеспечивает необходимое ограничение степени насыщения транзисторов 16 и 15 и ограничение токов через транзисторы 8 и 13 промежуточных каскадов , 12 по достижении требуемых уровней. Этим обеспечивается высокое быстродействие предлагаемого усилителя и его экономичность. Формула изобретенияУсилитель считывания, содержащий дифференциальный каскад, выход которогоподключен к первому входу первого промежуточного каскада, входной каскад, выходкоторого подключен к первому входу вто 10 рого промежуточного каскада, выходнойкаскад, шины питания и разрешения считывания, отличающийся тем, что, сцелью сокращения потребляемой усилителеммощности, он содержит инвертор, повтори 15 тель тока, генераторы тока и разделительные элементы, причем выход первого промежуточного каскада подключен через повторцтсль тока ко входу выходного каскада, второй вход - через первые раздели 20 тельные элементы ко входу выходногокаскада, через первый генератор тока - кшине питания, а через второй генератортока - к шине разрешения считывания,связанной через инвертор с одним из вхо 25 дов дифференциального каскада, а черезпараллельно вкпюченные третий генератортока и второй разделительный элемент -со вторым входом второго промежуточногокаскада, выход которого соединен со вхоЗЭ дом выходного каскада, выход которогоподключен ко второму входу второго промежуточного каскада через третьи разделительные элементы.Источники информации,35 принятые во внимание при экспертизе1. Патент СШЛ,3812434, кл. 330 - 19,1973.2. Патент СШЛ,3760194, кл. 307/235,1973.